用于异步过采样、同步分数间隔均衡化以及数字增益控制的读取通道设备制造技术

公开了一种读取通道接收器设备和方法。读取通道接收器链路包含：以固定速率对通过读取数据轨道形成的模拟信号进行异步采样的模拟到数字转换器，其中，数据轨道以符号速率被写入数据存储介质；上采样器与内插器，其与模拟到数字转换器互连。接收器还包含分数间隔均衡器，其中，内插器以大于符号速率的内插速率向分数间隔均衡器提供信号。分数间隔均衡器形成同步均衡化信号。接收器还包含与分数间隔均衡器互连的数字增益控制模块以及输出最大似然信号序列的序列检测器。

【技术实现步骤摘要】
【国外来华专利技术】用于异步过采样、同步分数间隔均衡化以及数字增益控制的读取通道设备
l明劲 信息的设备和方法,
技术介绍
人们知道，自动化介质存储库用于提供对大量存储介质的节约成本的 访问。 一般而言，介质存储库包含大量数据存储介质。在某些实施方式中，这种信息存储与检索系统包含多个存储器槽(storage slot)，其上为存储 信息的便携式数据存储介质。典型的数据存储介质包括一个或一个以上的 》兹带、 一个或一个以上的光盘、 一个或一个以上的石更磁盘、电子存储介质等等。随着被写入数据存储介质的信息量的增大，读取该信息以及从噪音中 识别有效数据信号变得更加困难。所需要的是可靠地读取^L编码到数据存 储介质的信息的设备和方法。
技术实现思路
本专利技术提供了 一种读取通道(read channel)以及使用该读取通道的方 法。读取通道包含模拟到数字转换器，该转换器对通过读取数据轨道形 成的模拟信号进行异步采样，其中，数据轨道以符号速率(symbol rate) 或者由写入均衡化处理指定的速率被写到数据存储介质；内插器，其与模拟到数字转换器互连。读取通道还包含分数间隔均衡器(fractionally-spaced equalizer)，其中，内插器以内插速率向分数间隔均衡器提供内插信号，内插速率大于符 号速率。分数间隔均衡器形成同步符号间隔均衡化信号。读取通道还包含:增益控制模块，该模块与分数间隔均衡器互连；序列检测器，其与增益控 制模块互连。附图说明结合附图，通过阅读下面的详细介绍可更好地理解本专利技术，在附图中， 相同的参考标号用于表示相同的元件，其中图1A为一框图，其示出了申请人的读取通道的第一实施例； 图1B为一框图，其示出了申请人的读取通道的第二实施例； 图2为一框图，其示出了申请人的分数间隔均衡器； 图3为一框图，其示出了申请人的读取通道的第三实施例； 图4为一框图，其示出了申请人的读取通道的第四实施例； 图5为一框图，其示出了申请人的读取通道的第五实施例； 图6为一框图，其示出了申请人的读取通道的第六实施例； 图7为一流程图，其概括了申请人的方法中的某些步骤；以及 图8为一流程图，其概括了申请人的方法中的附加步骤。具体实施方式参照附图，同样的符号对应于附图所示同样的部件。本专利技术的实例将 被介绍为在用于从磁带读取信息的读取通道组件中实现。然而，下面对用 于调节多个数字信号幅度的方法的介绍不意味着将本专利技术限制为^磁带读 取信息或限制为数据处理应用，因为这里的本专利技术可适用于从一般的信息 存储介质读取信息。本专利技术的实例包含通过对模拟信号(其包含被编码到存储介质的信息) 进行异步采样并接着对这些采样进行同步均衡化来从信息存储介质读取信 息的设备一 一 即读取通道一一以及使用该设备的方法。申请人的方法在图 7和8中概括。现在参照图1A和7，在步骤710中，该方法提供这样的读取通道，其 包含模拟到数字转换器；内插器，其与模拟到数字转换器互连；分数间隔均衡器，其与内插器互连；增益控制模块，其与分数间隔均衡器互连；序列检测器，其与增益控制模块互连。在步骤720中，随着带102移过读取头105，读取头105由读取被编 码在磁带102上的数据产生模拟信号。在某些实施例中，写入带102的数 据以第一速率一一即符号速率一一被编码。在某些实施例中，第一速率由 写入均衡化处理指定。读取头105将该模拟信号提供给模拟到数字转换器 120。固定频率时钟110向A/D转换器120提供定时信号。在步骤730中，关于用于写入数据符号的时钟异步地对模拟信号进行 采样。据发现，异步采样通道允许减小的实现复杂性，因为数字锁相环代 替了在同步采样中使用的模拟锁相振荡器。结果，消除了模拟部件中的变 化引起的许多问题。在(N)个数据轨道使用同步采样被读取的情况下， 需要(N)个模拟PLO，即每个通道一个模拟PLO。相反，在使用实现本专利技术的方法和设备读取(N)个数据轨道的情况 下， 一个整个系统范围内的自由运行(freerunning)的时钟110控制(N) 个模拟信号的采样，以获得对于(N)个通道的异步采样。在这种情况下， 避免了对(N)个模拟PLO的需求，并使用(N)个数字锁相环。相对于 数据速率增加采样速率减小了由于混淆现象引起的误差。在步骤740中，异步采样的信号被提供给上釆样器(叩sampler) /内 插器135，上采样器/内插器135通过以指定的上采样速率进行内插来计算 同步采样。在步骤750中，上采样器/内插器135向分数间隔均衡器150提 供同步采样。因此，该设备和方法结合同步分数间隔均衡化使用异步信号 采样。现在参照图1A、 2、 7，在步骤750中，分数间隔均衡器150以速率 p/T接收来自采样器/内插器135的采样。p的值为大于或等于2的整数。 均衡器权重wl、 w2、 w3.,wL每q*T/p个延迟元件(从第一个延迟元件前 开始)分接出均衡器延迟线。在步骤760中，分数间隔均衡器150每个数据符号间隔T接收p个输 入采样，并且每个T产生一个采样。均衡器权重wl、 w2、 w3…wL也每个符号间隔T被更新。因此，输出采样速率为1/T，而输入采样速率为p/T。 权重更新以输出速率1/T发生。来自均衡器150的输出包含理想的无失真 的失真。恭 -、'-'、 b , 。分数间隔均衡器150以1/T的速率向增益控制模块160提供同步均衡 化采样。在步骤770中，增益控制模块160调节均衡化采样的增益。在步骤780中，增益调节后的同步均衡化采样受到序列检测器170的 处理，其中，检测器170被配置为基于检测器决策产生信号估计，例如来 自沿着最大似然序列检测器的残余序列的数据决策的信号估计。本领域技 术人员将会明了 ，序列检测器将这些检测到的数据符号提供给对这些数据 符号进行解码的解码器。现在参照图1A和8，读取通道IOO包含第一反馈环，第一反馈环包含 通信链路165。在步骤810中，该方法通过序列检测器170产生信号估计 199。在步骤820中，这些信号估计199被提供给增益控制模块160。读取通道100还包含第二反馈环，第二反馈环包含通信链路166、最 小均方(LMS)算法180和通信链路185。传统的LMS算法可显示出 明显的稳定性与性能缺陷，这些缺陷是由于(1)非恒定、脉冲环境噪音， (2)精度有限的算法，以及(3)与量化以及电子放大器相关联的测量噪 音引起的。在某些实施例中，LMS算法180包含泄漏的(leaky) LMS 算法，其中，泄漏参数解决由于非恒定的输入、低的信噪比以及精度有限的算法引起的稳定性缺陷。在步骤830中，信号估计199净皮提供给LMS算法180。在步骤840中， LMS算法180将更新后的一组均衡器系数提供给分数间隔均衡器150。读取通道100还包含第三反馈环，第三反馈环包含通信链路167、定 时控制模块l卯、通信链路195。在步骤850中，信号估计199被提供给定 时控制模块l卯，定时控制才莫块l卯产生定时信号。在步骤860中，该定 时信号被提供给上采样器/内插器135。在某些实施例中，该方法从步骤860转移到步骤740，并如这里所介绍的那样继续。尽管图8显示出步骤810到860被依次执行，在该设备和 方法本文档来自技高网...

【技术保护点】
一种读取通道，其包含：　　　　异步模拟到数字转换器，其以大于第一速率的速率对通过读取数据轨道形成的模拟信号进行异步采样，其中，所述数据轨道以所述第一速率被写入数据存储介质；　　　　内插器，其与所述模拟到数字转换器互连；　　　　分数间隔均衡器，其与所述内插器互连，其中，所述内插器以内插速率向所述分数间隔均衡器提供内插采样，且其中，所述分数间隔均衡器以均衡化速率形成同步均衡化采样，其中，所述内插速率大于或等于所述均衡化速率，且其中，所述内插速率大于所述第一速率；　　　　增益控制模块，其与所述分数间隔均衡器互连；以及　　　　序列检测器，其与所述增益控制模块互连。

【技术特征摘要】
【国外来华专利技术】US 2005-8-26 11/213,1271.一种读取通道，其包含异步模拟到数字转换器，其以大于第一速率的速率对通过读取数据轨道形成的模拟信号进行异步采样，其中，所述数据轨道以所述第一速率被写入数据存储介质；内插器，其与所述模拟到数字转换器互连；分数间隔均衡器，其与所述内插器互连，其中，所述内插器以内插速率向所述分数间隔均衡器提供内插采样，且其中，所述分数间隔均衡器以均衡化速率形成同步均衡化采样，其中，所述内插速率大于或等于所述均衡化速率，且其中，所述内插速率大于所述第一速率；增益控制模块，其与所述分数间隔均衡器互连；以及序列检测器，其与所述增益控制模块互连。2. 根据权利要求1的读取通道，其还包含在异步领域内以大于所述第 一速率的速率对所述模拟信号进行过采样的上采样器。3. 根据权利要求2的读取通道，其还包含第一反馈电路，该电路包含 与所述序列检测器以及所述内插器互连的定时控制电路。4. 根据权利要求3的读取通道，其还包含第二反馈电路，该电路包含与所述序列检测器以及所述分数间隔均衡器互连的最小均方更新电路。5. 根据权利要求4的读取通道，其还包含第三反馈电路，该电路与所 述序列检测器以及所述增益控制模块互连。6. 根据权利要求5的读取通道，其中，所述第二反馈电路与所述第三 反馈电路解耦合。7. 根据权利要求6的读取通道，其中，所述序列检测器包含部分响应 最大似然序列检测器。8. 根据权利要求6的读取通道，其中，所述序列检测器包含噪音预测 最大似然序列检测器。9. 根据权利要求8的读取通道，其中，所述噪音预测最大似然序列检测器包含分支度量计算算法和多个预测器滤波器，其中，所述预测器滤波 器被嵌入所述分支度量计算算法，其中，所述算法的每个变化与所述多个 预测器滤波器中不同的一个相关联。10. —种读取在数据存储介质中编码的信息的方法，其包含以下步骤 提供读取通道，所述读取通道包含模拟到数字转换器、与所述才莫拟到数字转换器互连的内插器、与所述内插器互连的分数间隔均衡器、与所述 分数间隔均衡器互连的增益控制模块以及与所述增益控制模块互连的序列 检测器；读取被写入数据存储介质的数据轨道以形成模拟信号，其中，所述数 据轨道包含以第 一速率编码的信息；以固定的采样速率对所述模拟信号进行异步采样，以形成采样信号； 形成内插采样；以内插速率将所述内插采样提供给所述分数间隔均衡器，其中，所述 内插速率大于所述第一速率；以均衡化速率形成同步均衡化采样，其中，所述均衡化速率小于所述 内插速率；调节所述均衡化采样的增益；使用所述增益调节后的同步均衡化采样检测表示最大似然序列估计的 数据符号。11. 根据权利要求10的方法，其中，所述提供步骤还包含提供上采样 器，所述方法还包含以上采样速率在异步领域中进行上采样的步骤，其中， 所述上采样速率大于所述第一速率。12. 根据权利要求10的方法，其还包含以下步骤 提供定时控制电路，该电路与所述序列检测器以及所述内插器互连； 产生定时信号；将所述定时信号提供给所述内插器。13. 根据权利要求12的方法，其还包含以下步骤 产生均衡器误差信号；将所述均衡器误差信号提供给所述分数间隔均衡器。14. 根据权利要求13的方法，其还包含以下步骤产生通过来自所述序列检测器的决策形成的信号估计； 其中，在增益控制之前，所述产生均衡器误差信号的步骤还包含产生 包含所述信号估计与延迟均衡化信号之间的差的均衡器误差信号。15. 根据权利要求14的方法，其还包含以下步骤 产生包含延迟增益调节信号与所述信号估计之间的差的增益控制误差信号；将所述增益控制误差信号提供给所述增益控制^^莫块； 其中，所述产生均衡器误差信号的步骤与所述产生增益控制误差信号 的步骤解耦合。16. 根据权利要求15的方法，其中，所述提供序列检测器的步骤还包 含提供包含目标的序列检测器，所述方法还包含以下步骤产生调节后的目标；将所述调节后的目标提供给所述序列检测器； 将所述目标设置到所述调节后的目标。17. 根据权利要求15的方法，其中，所述提供序列检测器的步骤还包 含提供部分响应最大似然序列检测器，且其中，所述检测步骤还包含使用 所述部分响应最大似然序列检测器检测表示最大似然序列估计的数据符 号。18. 根据权利要求15的方法，其中，所述提供序列检测器的步骤还包 含提供噪音预测最大似然序列检测器，且其中，所述检测步骤还包含使用 所述噪音预测最大似然序列检测器检测表示最大似然序列估计的数据符号。19. 根据权利要求18的方法，其中，所述噪音预测最大似然序列检测 器包含分支度量计算算法和多个预测器滤波器，...

【专利技术属性】
技术研发人员：E埃莱夫特里乌，S厄尔策尔，GA伽奎特，J耶利托，RA哈钦斯，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]