用于处理输入信号的电路和方法技术

一种用于处理输入信号的电路和方法，其中用于以至少一个基准信号为基础对输入信号进行处理的电路包括：锁相环解调器，其被配置为接收速度控制信号和所述输入信号，还被进一步配置为以一速度跟随所述输入信号的频率和／或相位，其中，所述速度取决于所述速度控制信号；以及基准信号探测器，其被配置为确定所述至少一个基准信号，并通过将所述速度控制信号输出至所述锁相环解调器来设定所述速度，其中，如果所述基准信号探测器探测到所述至少一个基准信号，那么所述基准信号探测器降低所述速度。

【技术实现步骤摘要】

本专利技术的实施例涉及。本专利技术的另 一实施例涉及接收器，又一实施例涉及电一见机。
技术介绍
有^f艮多将锁相环和其他信号处理部分一起使用的信号处理装置。例如，存在OFDM信号、模拟电视信号或其他需要解调的信号，其中，采 用了锁相环。之后，将所得的锁相环的信号用于进一步的处理。
技术实现思路
本专利技术的目的在于提供一种用于处理输入信号的电路，其中，改善 了经处理的信号。这一目的是通过分别根据权利要求1、 17和18的电路、方法和接 收器实现的。通过考虑附图以及下述说明，本专利技术的更多细节将变得显而易见。 附图说明图1示出了根据本专利技术的实施例的方框图；图2示出了根据本专利技术的另 一实施例的另 一方框图；图3示出了包括回波的才莫拟电^L信号；图4示出了带有重影消除基准信号的图示；图5示出了用于对模拟电视信号解调的解调电路；图6示出了根据本专利技术的实施例的锁相环；图7示出了带有基准信号和对应的PLL解调器的速度的图示；以及 图8示出了根据本专利技术的实施例的方法的步骤。具体实施方式在下文中描述了本专利技术的实施例。需要指出的重要的一点是，可以 通过任何方式组合下文中描述的所有实施例，即，不存在所描述的某些实施例与其他实施例不能组合的限制。图1示出了包括锁相环(PLL)电路102、基准信号探测器104和 进一步处理块106的电路100。 PLL电路接收输入信号103。输入信号 103可以具有各种类型和/或来源。例如，输入信号103可以是OFDM信号或任何类型的模拟信号，例 如，电视或无线电信号。输入信号103可以对应于所接收的信号r (t) =s (t) *h (t, T) 。 s (t)可以表示从诸如广播台等的发送装置发出的 信号。h (t, T)可以描迷传输信号s (t)的信道的特征。PLL电路102尝试探测输入信号103的频率和/或相位，并输出解调 信号108。将解调信号108提供给基准信号探测器104，将基准信号探 测器104配置为探测解调信号108内的基准信号。如果基准信号探测器 104探测到了基准信号，那么基准信号探测器104将速度控制信号110 输出至PLL电路102。速度控制信号110设置PLL电路102的速度。例 如，本说明书的语境下的速度可以描述PLL的跟随速度或校正速度， 即，锁相环解调器跟随输入信号103的频率和/或相位的速度。也可以将速度控制信号IIO设置为使PLL电路102彻底停止，即， PLL电路102不跟随输入信号103的频率和/或相位。因而，图1所示的电路IOO允许在基准信号探测器104探测的基准 信号和速度控制信号110的过程中或以其为基础控制PLL电路102的速 度。进一步处理块106可以容纳进一步处理部分，例如，自适应滤波器 等用于滤除输入信号103和/或解调信号108的各种失真的各种滤波器。 进一步处理块106还可以处理基准信号，在某些应用中，可能希望失真 信号103不受PLL电路102的修改，或者修改程度较低。因而，根据图 l的实施例，有可能删除PLL电路102对输入信号103的处理，或者至 少弱化PLL基于基准信号的影响。由于在进一步处理块106中也接收到 了基准信号，因而进一步处理块106中的处理可以不受PLL电路102的 某一行为的影响。图1中的输出信号112对应于信号§ (t)，即，信号s (t)的估算。 应当注意，不存在在解调信号108内探测到基准信号的限制。也可 能在输入信号103内探测到基准信号。还可能独立于输入信号103,即， 经由不同的信道等传输基准信号。在这种情况下，基准信号探测器104可能不需要解调信号108和/或输入信号103作为输入。根据图1的实施例，有可能基准信号探测器使速度降低至预定水平， 其中，所述预定水平低于探测到基准信号之前的正常水平。可以在预定 时间周期内或者在取决于基准信号的持续时间的时间周期内降低速度。 此外，所述时间周期开始于基准信号的(预期)出现之前，并且可以一 直持续到基准信号的出现之后。例如，如果基准信号为模拟电视信号， 那么可以先验知晓基准信号出现在哪些线内，例如，出现在线18和281 内。在这种情况下，已经在线18之前的半条线内降低了 PLL的速度， 并且到第18条线之后的半条线一直保持低水平。图2示出了电路200的另一个例子，其包括PLL解调器201、均衡 器202、基准信号探测器203和数据处理器204。PLL解调器201接收对应于所接收的信号r (t) =s (t) *h (t, T) 的输入信号205。PLL解调器201输出可以包括基准信号的解调信号206。 通过输出速度控制信号207的基准信号探测器203探测基准信号。速度 控制信号207控制PLL解调器201的速度，即，基准信号探测器203可 以根据PLL解调器201跟随输入信号205的频率和/或相位的速度设置 PLL解调器201的速度。输入信号205可能是失真的，即，输入信号205可以包括复回波等。 因而，输入信号205可以包括主路径信号部分和回波信号部分。主路径 信号对应于所接收的没有在从发送器到接收器的途中受到反射或者几 乎未受反射的信号部分。PLL解调器201可以尝试跟随包括这样的回波 的输入信号。但是，实际上，PLL应当只跟随主路径信号部分，而不跟 随回波信号部分。因此，PLL可能引起如上所述可以避免的失真。在某些实施例中，尽管PLL解调器201不以高速跟随输入信号205 的频率和/或相位，但是其可能在数据处理器204中导致的问题也更少。 例如，可能希望数据处理器204接收不带有由PLL解调器201导致的失 真的信号。这样允许确定更适于使信号205/206均衡的滤波器系数209。因此，均衡器202可以以滤波器系数209为基础，所述滤波器系数 209是数据处理器204基于基准信号探测器203生成的信号208确定的。 信号208可以包括解调信号206和/或所探测的基准信号。均衡器202的输出为受到均衡的信号210。图2中的锁相环解调器可以包括被配置为控制速度的速度控制机构。所述速度控制机构可以是布置在锁相环解调器的反馈路径中的乘法 器。如果探测到了基准信号，那么所迷速度控制信号还可以指示零速度。图3示出了广播台40，例如，其可以是广播电视信号50的电视广 播台。可以通过用户的电视机59的天线58接收电视信号50。但是，天线 58可以接收电一见信号50的几个部分，即，所述电4见信号50的第一回波 信号50-1、所述电视信号50的第二回波信号50-2和所述电碎见信号50 的主路径信号50-3。所述第一回波信号可能是由第一阻碍物54,例如， 山恋引起的。所述第二回波信号50-2可能是由第二阻碍物55,例如， 建筑物引起的。所述主路径信号50-3在不受任何阻碍物的反射的情况下 由天线58接收。当在电视机59内对所接收的信号50-1、 50-2和50-3解调时，经解 调的一见频画面可能具有画面失真。需要指出的重要的一点是，尽管图1和进一步的说明示出了电视信 号，但是也可以将所描述的本专利技术的实施例应用到其他无线电通信领域 当中(在广播/接收无线电信号时)，例如，应用到卫星通信领域，以及 应用到其他有必要对可能包括回波的信号解调的各种领域。例如，还可 以将给出了说明的原本文档来自技高网...

【技术保护点】
一种用于以至少一个基准信号为基础对输入信号进行处理的电路，包括：　　　　锁相环解调器，被配置为接收速度控制信号和所述输入信号，还被进一步配置为以一速度跟随所述输入信号的频率和／或相位，其中，所述速度取决于所述速度控制信号；　　　　基准信号探测器，被配置为确定所述至少一个基准信号，并通过将所述速度控制信号输出至所述锁相环解调器来设定所述速度，其中，如果所述基准信号探测器探测到所述至少一个基准信号，那么所述基准信号探测器改变所述速度。

【技术特征摘要】
EP 2007-3-31 07006798.81.一种用于以至少一个基准信号为基础对输入信号进行处理的电路，包括锁相环解调器，被配置为接收速度控制信号和所述输入信号，还被进一步配置为以一速度跟随所述输入信号的频率和/或相位，其中，所述速度取决于所述速度控制信号；基准信号探测器，被配置为确定所述至少一个基准信号，并通过将所述速度控制信号输出至所述锁相环解调器来设定所述速度，其中，如果所述基准信号探测器探测到所述至少一个基准信号，那么所述基准信号探测器改变所述速度。2. 根据权利要求1所述的电路，其中，所述基准信号探测器使所 述速度降低至预定水平，所述预定水平低于探测到所述至少一个基准信 号之前的正常水平。3. 根据权利要求1或2所述的电路，其中，在预定时间周期内使 所述速度降低。4. 根据权利要求1或2所述的电路，其中，在取决于所述至少一 个基准信号的持续时间的时间周期内降低所述速度。5. 根据权利要求4所述的电路，其中，所述时间周期开始于所述 至少一个基准信号出现之前，并一直持续到所述至少一个基准信号出现 之后。6. 根据权利要求1到5中的任何一项所述的电路，其中，所述至 少一个基准信号周期性地出现，并且具有预定持续时间。7. 根据前述权利要求中的任何一项所述的电路，其中，所述锁相 环解调器包括被配置为控制所述速度的速度控制机构。8. 根据权利要求7所迷的电路，其中，所述速度控制机构是布置 在所述锁相环解调器的反馈路径中的乘法器。9. 根据权利要求8所述的电路，其中，将所述乘法器配置为使所 述相位误差乘以所述速度控制信号或其衍生信号。10. 根据前述权利要求中的任何一项所述的电路，其中，如果所述 基准信号探测器探测到所述至少一个基准信号，那么所述速度控制信号 指示零速度。11. 根据前述权利要求中的任何一项所述的电路，其中，将所述基准信号探测器进一步配置为在所述至少一个基准信号出现之前的第一预定时间周期内将所迷速度设为零，并一直保持零速度，直到所述至少 一个基准信号的所述出现之后的第二预定时间周期为止。12. 根据前述权利要求中的任何一项所述的电路，包括被配置为使 所述输入信号均衡的均衡器；被配置为基于所述至少一个基准信号确定所述均衡器的滤波器系 数的数据处理器。13. 根据前述权利要求中的任何一项所述的电路，其中，所述输入 信号是模拟电视信号。14. 根据权利要求13所述的电路，其中，所述至少一个基准信号 是所述模拟电视信号的重影消除基准信号，并且其中，所述基准信号探 测器是被配置为探测所述模拟电视信号中的所迷重影消除基准信号的 重影消除基准信号探测器。15. 根据权利要求13或14中的任何一项所述的电路，其中，所述 基准信号探测器包括被配置为确定所述冲莫拟电视信号的线的线探测器。16. 根据权利要求13或15中的任何一项所述的电路，其中，所述 至少 一个基准信号是用于消除所述电视信号的重影的重影消除基准信 号。17. —种包括根据权利要求1到16中的任何一项所述的电路的接 收器。18. —种用于以至少一个基准信号为基础对输入信号进行处理的方 法，包括采用锁相环以 一速度跟随所述输入信号的频率和/或相位； 探测所述至少一个基准信号；设置所述速度，其中，如果探测到所述至少一个基准信号，那么改 变所述速度。19. 根据权利要求18所述的方法，其中，使所述速度降低至预定 水平，所述预定水平低于探测到所述至少一个...

【专利技术属性】
技术研发人员：G斯帕林克，B艾特尔，
申请(专利权)人：索尼德国有限责任公司，
类型：发明
国别省市：DE[德国]