适用于LDPC译码器的存储寻址方法技术

本发明专利技术提供一种适用于LDPC译码器的存储寻址方法，包括：分配RAM阵列；通过位拼接的方式在RAM阵列中存储信道初始信息；计算RAM阵列中RAM的起始读地址和起始偏移地址，并保存；根据起始读地址和起始偏移地址，产生RAM的读地址和偏移地址；根据RAM的读地址读取RAM中的信息，将信息根据偏移地址进行数据位序调整后送入校验节点更新单元或者变量节点更新单元进行处理；将校验节点更新单元或者变量节点更新单元处理后的信息按顺序写入对应的RAM。通过位拼接方式存储，以及繁读简写的读取和写入，使得译码器在完成LDPC译码时，规避了地址访问冲突问题，并在实现较低运算复杂度的同时获得并行高速译码效率。并行高速译码效率。并行高速译码效率。

【技术实现步骤摘要】
适用于LDPC译码器的存储寻址方法


[0001]本专利技术属于通信领域，特别是涉及一种适用于LDPC译码器的存储寻址方法。

技术介绍

[0002]LDPC码，即低密度奇偶校验码(Low Density Parity Check Code)，于1962年由Gallager博士首次提出，并于1996年被Mackey和Neal重新发现。LDPC码本身拥有优越的纠错性能以及较低的硬件实现复杂度，因此广泛应用于深空通信领域。
[0003]随着技术的进步，学术界针对LDPC提出了各种译码算法。其中，概率域BP译码算法是LDPC码主流的译码算法之一，但该算法需要大量的乘法运算，很难通过硬件电路实现。对数域LLR(Log Likely Rate)BP译码算法将概率域BP译码算法中的乘法运算变为了加法运算，减小了运算复杂度，但由于存在对数运算，硬件电路实现复杂度依然很高。最小和译码算法(MSA)是对对数域LLR BP译码算法的进一步简化，简化后的MSA只需加法和比较运算。乘性修正最小和译码算法(NMSA)是对MSA的修正，使其纠错性能进一步地接近对数域L本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于LDPC译码器的存储寻址方法，其特征在于，包括：S201：分配RAM阵列；S202：通过位拼接的方式在所述RAM阵列中存储信道初始信息；S203：计算所述RAM阵列中RAM的起始读地址和起始偏移地址，并保存；S204：根据所述起始读地址和起始偏移地址，产生所述RAM的读地址和偏移地址；S205：根据RAM的读地址读取RAM中的信息，将所述信息根据所述偏移地址进行数据位序调整后，送入校验节点更新单元或者变量节点更新单元进行处理；S206：将校验节点更新单元或者变量节点更新单元处理后的信息，按顺序写入对应的RAM。2.根据权利要求1所述的适用于LDPC译码器的存储寻址方法，其特征在于，所述步骤S201还包括：用于存储信道初始信息的RAM阵列为第一存储RAM，用于存储中间传递信息的RAM阵列为第二存储RAM和第三存储RAM，其中，中间传递信息包括纵向更新信息和横向更新信息，第二存储RAM用于存储纵向更新信息，第三存储RAM用于存储横向更新信息。3.根据权利要求2所述的适用于LDPC译码器的存储寻址方法，其特征在于，所述步骤S201还包括：给所述第一存储RAM分配16块RAM，给所述第二存储RAM分配64块RAM，给所述第三存储RAM分配64块RAM，其中每块RAM可存储511个长度为7比特的数据。4.根据权利要求3所述的适用于LDPC译码器的存储寻址方法，其特征在于，所述步骤S202还包括：将所述LDPC译码器使用的校验矩阵H按照行均匀分成14块，按照列均匀分成112块，分块后的每一块最小子矩阵大小均为73
×
73，对每个所述最小子矩阵同时进行迭代更新。5.根据权利要求4所述的适用于LDPC译码器的存储寻址方法，其特征在于，所述步骤S202还包括：在存储时所述信道初始信息采用6位量化，所述中间传递信息采用7位量化，也就是信道初始信息的数据包括1位符号位和5位绝对值，中间传递信息的数据比信道初始信息的数据多一位小数位。6.根据权利要求5所述的适用于LDPC译码器的存储寻址方法，其特征在于，所述步骤S202中位拼接的方式还包括：将所述信道初始信息进行分组，每一组所述信道初始信息包含511个数据，将每块所述RAM的位宽设置为49，深度设置为73。7.根据权利要求6所述的适用于LDPC译码器的存储寻址方法，其特征在于，所述步骤S202还包括：每块所述RAM包...

【专利技术属性】
技术研发人员：孙谦，
申请(专利权)人：江苏屹信航天科技有限公司，
类型：发明
国别省市：