一种增强部分并行架构高速LDPC译码器及译码方法技术

本发明专利技术提供了一种增强部分并行架构高速LDPC译码器及译码方法，所述译码器包括运算单元、信道接收信息存储模块、置信度信息存储模块、硬判决存储模块、数据对齐模块和控制器；本发明专利技术将多对角线矩阵进行拆分并采用分布式存储策略分别存储置信度信息；然后将拆分后子矩阵的多行(列)置信度信息存储在同一内存地址，成倍增加了每次内存读写数据量与节点运算量，提高了译码数据吞吐率。本发明专利技术在存储器和运算单元之间设计了低复杂度的数据对齐器，有效地避免了存储器访存冲突。避免了存储器访存冲突。避免了存储器访存冲突。

【技术实现步骤摘要】
一种增强部分并行架构高速LDPC译码器及译码方法


[0001]本专利技术属于通信
，具体涉及一种增强部分并行架构高速LDPC译码器及译码方法。

技术介绍

[0002]随着空间探测任务需求日益提升，航天器携带的载荷设备趋于精密多样，星地链路传输数据量大幅增加。近地轨道(Low Earth Orbit，LEO)卫星因具有发射成本低、通信时延小和覆盖范围广等优势而被广泛应用，其具有如下特点：过境时间短，数传时间有限；一般为小卫星，星上硬件资源有限；通信信道具有时变特性，如何在LEO卫星星上硬件资源、数传时间有限的情况下实现高速数据传输已成为我国目前航天器发展需要解决的核心难题。信道编码作为高速数传的重要环节，能够提高数传系统的抗干扰性和可靠性。低密度奇偶校验(Low
‑
density Parity
‑
check，LDPC)码是一种纠错性能逼近Shannon极限的信道编码，已广泛应用于光纤通信、空间通信、存储等领域。
[0003]目前二元LDPC译码硬件实现最常用的算法是修正最小和(Normalized本文档来自技高网...

【技术保护点】

【技术特征摘要】
其中，b
i,j
为子矩阵A
i,j
的循环移位值；P为增强并行度；floor为向下取整函数；然后将读出的置信度信息经所述数据对齐模块后送入校验节点处理单元计算并更新传递给变量节点的置信度信息；最后，经数据对齐模块后将结果写回所述置信度信息存储模块中；步骤3：变量节点更新：采用n
×
P个变量节点处理单元并行工作；每个时钟周期首先从所述置信度信息存储模块和所述信道接收信息存储模块中读取置信度信息以及信道接收信息，每个RAM块读写地址顺序为0，1，2，
…
L/P；然后将读出的置信度信息经所述数据对齐模块后送入变量节点处理单元，同时...

【专利技术属性】
技术研发人员：康婧，安军社，
申请(专利权)人：中国科学院国家空间科学中心，
类型：发明
国别省市：