一种基于芯粒的2.5维集成电路的多约束阻抗优化方法技术

本发明专利技术公开了一种基于芯粒的2.5维集成电路的多约束阻抗优化方法，包括以下步骤：构建包含多个寄生参数的2.5维集成电路的等效电路模型，获取等效电路模型的阻抗矩阵；根据目标阻抗Z

【技术实现步骤摘要】
一种基于芯粒的2.5维集成电路的多约束阻抗优化方法


[0001]本专利技术属于集成电路
，具体涉及一种基于芯粒的2.5维集成电路的多约束阻抗优化方法。

技术介绍

[0002]在过去十年中，集成电路小规模化的过程在逐渐放缓，因此，业内已开始寻求“超越摩尔”方案的替代解决方案，像2.5维集成电路(2.5
‑
D IC)和3维集成电路(3
‑
D IC)这样的芯片堆叠技术近些年发展迅速。同时，这些多芯片系统是单芯片系统(也称为2维系统)经济效益最大化的替代品，因为将一个芯片分解为多个芯片可以缓解大型2维芯片良品率低、产能不足的问题。在2.5维集成电路中，一个单独的SoC(System
‑
on
‑
Chip)被划分为多个功能模块，称为“芯粒”，再把每个芯粒集成在插入器中。芯粒之间的所有互连与信号传输都在插入器中进行。
[0003]目前，在2.5维集成电路中，随着数据量的增加和频率的升高，同步开关噪声对电路的影响不容忽视。降低系统阻抗是消除同步开关噪声(Simultaneous Switching Noise，简称SSN)最有效、最直观的方法，而去耦电容器又是降低电源分配网络阻抗最方便、最有效的解决方案。在传统的板级和三维集成电路电源分配网络(Power Distribution Network，简称PDN)工程中，有各种最优解耦设计方法，这些方法讨论了电容器的布置以降低系统阻抗。例如，H.Park等人在文章“Deep Reinforcement Learning
‑
Based Optimal Decoupling Capacitor Design Method for Silicon Interposer
‑
Based2.5
‑
D/3
‑
D ICs,”(DOI:10.1109/TCPMT.2020.2972019.)中，S.Piersanti等人在文章“Decoupling Capacitors Placement for a Multichip PDN by aNature
‑
Inspired Algorithm,”(DOI:10.1109/TEMC.2017.2770089)中讨论了3维集成电路插入器和片上的去耦电容分布，I.Erdin等人在文章“Multi
‑
Objective Optimization of Decoupling Capacitors for Placement and Component Value,”(DOI:10.1109/TCPMT.2019.2930565)中，J.Wang等人在文章“Multiport PDN Optimization With the Newton
–
Hessian Minimization Method,”(DOI:10.1109/TMTT.2021.3057236)中讨论了板级去耦电容器的分布。然而，由于芯粒的存在，对于2.5维集成电路，仅考虑电容器的布置则导致系统性能不佳。

技术实现思路

[0004]为了解决现有技术中存在的上述问题，本专利技术提供了一种基于芯粒的2.5维集成电路的多约束阻抗优化方法。本专利技术要解决的技术问题通过以下技术方案实现：
[0005]一种基于芯粒的2.5维集成电路的多约束阻抗优化方法，包括以下步骤：
[0006]构建包含多个寄生参数的2.5维集成电路的等效电路模型，获取等效电路模型的阻抗矩阵；所述阻抗矩阵为工作频率集合Γ对应的实际阻抗Z
f
的集合；
[0007]根据目标阻抗Z
target,f
和所述阻抗矩阵构建阻抗目标函数；所述目标阻抗Z
target,f
为工作频率对应的芯粒负载侧所允许的最大自阻抗；
[0008]根据所述2.5维集成电路的芯粒的位置和芯粒上的端口的位置构建第一约束、第二约束和第三约束；其中，所述第一约束指示基于芯粒之间的端口之间的多个互连线的长度之和的最小化约束的约束；所述第二约束指示基于预设的互连线的最大长度约束的单根互连线长度约束；所述第三约束指示基于相邻两个芯粒之间的最小距离约束的距离约束；
[0009]根据所述阻抗目标函数、所述第一约束、所述第二约束和所述第三约束构建混合目标函数；
[0010]根据所述混合目标函数和所述等效电路模型的PDN参数确定所述混合目标函数的最小值和对应的芯粒的目标位置、插入器中的目标电容数量以及目标电容的位置。
[0011]在本专利技术的一个实施例中，所述阻抗目标函数通过公式(3)表示：
[0012][0013]其中，ψ1表示工作频率集合Γ中对应的实际阻抗Z
f
与目标阻抗Z
target,f
之差的总和，当实际阻抗Z
f
始终小于目标阻抗Z
target,f
时，ψ1＝0；ψ2表示插入器中放置的去耦电容的数量；ψ3是表示阻抗矩阵中所有实际阻抗Z
f
的总和；分别表示ψ1,ψ2,ψ3的权重系数；
[0014][0015]ψ2＝N
C
ꢀꢀꢀ
(5)
[0016][0017]且所述阻抗目标函数满足公式(7)
‑
(13)的约束：
[0018][0019][0020][0021][0022][0023]C
unit
≥0
ꢀꢀꢀ
(12)
[0024]N
C
∈N
+
ꢀꢀꢀ
(13)
[0025]其中，X
i
,Y
i
表示第i个芯粒的中点处的坐标，X
j
,Y
j
表示第j个芯粒的中点处的坐标，a
i
,β
i
表示第i个芯粒在横坐标轴方向和纵坐标轴方向的长度，a
j
,β
j
表示第j个芯粒在横坐标轴方向和纵坐标轴方向的长度，A,B表示插入器在横坐标轴方向和纵坐标轴方向的长度；C
unit
表示插入器中放置的去耦电容的电容值；N
+
表示正整数。
[0026]在本专利技术的一个实施例中，所述第一约束表示为公式(14)：
[0027][0028]其中，λ1表示第一约束，表示第i个芯粒上的第p个端口和第j个芯粒上第q个端口之间的互连线的长度，Q表示2.5维集成电路所有芯粒上所有端口的集合；
[0029][0030]x
i,p
,y
i,p
表示第i个芯粒上第p个端口的坐标，x
j,q
,y
j,q
表示第j个芯粒上第q个端口的坐标。
[0031]在本专利技术的一个实施例中，所述第二约束表示为公式(16)：
[0032][00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于芯粒的2.5维集成电路的多约束阻抗优化方法，其特征在于，包括以下步骤：构建包含多个寄生参数的2.5维集成电路的等效电路模型，获取等效电路模型的阻抗矩阵；所述阻抗矩阵为工作频率集合Γ对应的实际阻抗Z
f
的集合；根据目标阻抗Z
target,f
和所述阻抗矩阵构建阻抗目标函数；所述目标阻抗Z
target,f
为工作频率对应的芯粒负载侧所允许的最大自阻抗；根据所述2.5维集成电路的芯粒的位置和芯粒上的端口的位置构建第一约束、第二约束和第三约束；其中，所述第一约束指示基于芯粒之间的端口之间的多个互连线的长度之和的最小化约束的约束；所述第二约束指示基于预设的互连线的最大长度约束的单根互连线长度约束；所述第三约束指示基于相邻两个芯粒之间的最小距离约束的距离约束；根据所述阻抗目标函数、所述第一约束、所述第二约束和所述第三约束构建混合目标函数；根据所述混合目标函数和所述等效电路模型的PDN参数确定所述混合目标函数的最小值和对应的芯粒的目标位置、插入器中的目标电容数量以及目标电容的位置。2.根据权利要求1所述的一种基于芯粒的2.5维集成电路的多约束阻抗优化方法，其特征在于，所述阻抗目标函数通过公式(3)表示：其中，ψ1表示工作频率集合Γ中对应的实际阻抗Z
f
与目标阻抗Z
target,f
之差的总和，当实际阻抗Z
f
始终小于目标阻抗Z
target,f
时，ψ1＝0；ψ2表示插入器中放置的去耦电容的数量；ψ3是表示阻抗矩阵中所有实际阻抗Z
f
的总和；分别表示ψ1,ψ2,ψ3的权重系数；ψ2＝N
C
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(5)且所述阻抗目标函数满足公式(7)
‑
(13)的约束：(13)的约束：(13)的约束：(13)的约束：(13)的约束：C
unit
≥0
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(12)N
C
∈N
+
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(13)
其中，X
i
,Y
i
表示第i个芯粒的中点处的坐标，X
j
,Y
j
表示第j个芯粒的中点处的坐标，α
i
,β
i
表示第i个芯粒在横坐标轴方向和纵坐标轴方向的长度，α
j
,β
j
...

【专利技术属性】
技术研发人员：董刚，智常乐，朱樟明，杨银堂，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：