宏单元布局方法、系统、设备及存储介质技术方案

本发明专利技术公开了一种宏单元布局方法，所述方法包括：获取用户网表中的设计模块信息，所述设计模块信息包括若干个宏单元；将若干个所述宏单元压缩到预设大小，对同模块宏单元进行打包，生成打包单元；对生成的若干个打包单元分配模块区域；按照分配结果将若干个打包单元布局到对应的模块区域；其中，所述设计模块信息包括由若干个宏单元层次构成的模块设计树状图，所述同模块宏单元包括在所述模块树状图中，属于同一个节点下的若干个宏单元。本发明专利技术能够基于设计模块信息将同模块宏单元布局在邻近的位置，进而控制同模块其他逻辑的扩散范围，使其他逻辑布局在相近的位置，实现了对宏单元的合理布局，为后面其它逻辑的布局提供指导性的作用。导性的作用。导性的作用。

【技术实现步骤摘要】
宏单元布局方法、系统、设备及存储介质


[0001]本专利技术属于集成电路设计
，具体涉及一种宏单元布局方法、系统、设备及存储介质。

技术介绍

[0002]在现代数字电路设计中，电路设计过程越来越复杂，由于FPGA芯片具有可编程的功能，因此简化了数字电路设计的过程，FPGA资源有很多种，比如CLM、DRM、APM、IO以及各种时钟资源等，这些资源具有不同的特性，一般会在布局的不同阶段进行放置。
[0003]Macro设计单元即宏单元，在芯片中属于大逻辑，数量较少，但是对其他逻辑的影响更大，而对于宏单元这种大逻辑来说，它在芯片上的分布位置并不均匀，全局布局计算得到宏单元初始坐标会和最后布局的坐标产生一定的偏差，导致同模块宏单元相距较远，进一步影响布局效果和布线速度，因此如何对宏单元进行合理布局，是一个亟待解决的问题。

技术实现思路

[0004]本专利技术提供了一种宏单元布局方法，用以解决如何对宏单元进行合理布局的问题，所述方法包括：
[0005]获取用户网表中的设计模块信息，所述设计模块信息包括若干个宏单元；<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种宏单元布局方法，其特征在于，包括：获取用户网表中的设计模块信息，所述设计模块信息包括若干个宏单元；将若干个所述宏单元压缩到预设大小，对同模块宏单元进行打包，生成打包单元；对生成的若干个打包单元分配模块区域；按照分配结果将若干个打包单元布局到对应的模块区域。2.如权利要求1所述的一种宏单元布局方法，其特征在于，所述设计模块信息包括由若干个宏单元层次构成的模块设计树状图。3.如权利要求2所述的一种宏单元布局方法，其特征在于，所述同模块宏单元包括在所述模块树状图中，属于同一个节点下的若干个宏单元。4.如权利要求1所述的一种宏单元布局方法，其特征在于，所述生成打包单元后，还包括：对同模块宏单元进行打分，根据打分结果判断各打包单元的优先级，按照优先顺序对生成的打包单元进行布局。5.如权利要求4所述的一种宏单元布局方法，其特征在于，所述打分过程中应用到的公式为：score(i,j)＝α
×
score
module
+β
×
score
size
+γ
×
score
connection
其中，α+β+γ＝1,0≤α,β,γ≤1；α、β和γ为用于限制score
module
、score
size
和score
connection
权重的常数，i和j表示进行打分的同模块宏单元；s...

【专利技术属性】
技术研发人员：林茂，蒋涛，王长龙，夏炜，
申请(专利权)人：深圳市紫光同创电子有限公司，
类型：发明
国别省市：