一种快速提取label信息设计方法技术

本发明专利技术涉及集成电路开发技术领域，尤其涉及一种快速提取label信息设计方法，该方法利用Skill语言编写的脚本提取label的名称，坐标，layer name及layer number等信息，操作简单快捷，一键就可以完成label信息的提取，不需要手动提取，操作快捷简单，精准高效，极大提高的版图设计的工作效率。的版图设计的工作效率。的版图设计的工作效率。

【技术实现步骤摘要】
一种快速提取label信息设计方法


[0001]本专利技术涉及集成电路开发
，尤其涉及一种快速提取label信息设计方法。

技术介绍

[0002]Cadence是一款IC(集成电路)定制设计软件系统，为广大用户提供了丰富的Skill语言接口，极大地方便用户实现定制软件设置，从而提高IC设计者的工作效率。版图工程设计师在使用Virtuoso进行版图设计时，通常会遇到需要提取label(标签)的名称，坐标，layer name及layer number等信息来完成ESD和latchup检查的perc验证，但是Virtuoso(电子电路仿真软件)自带的功能不能满足相应的信息的提取，只能手动操作。对于label数据相对较大的版图模块，手动操作的缺点就比较明显，极大的降低了版图开发的效率。

技术实现思路

[0003]本专利技术提供了一种快速提取label信息设计方法，利用Skill语言编写的脚本提取label的名称，坐标，layer name及layer number等信息，操作简单快捷，大大提高版图设计的工作效率。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种快速提取label信息设计方法，其特征在于：所述方法包括如下步骤：S1、获取当前需要提取的layout窗口的cellview数据信息；S2、从S1步骤中获取的cellview的数据信息中提取library名称、cell名称、view名称及时间信息，并输出在exportlabel.txt文件中，便于核查验证；S3、指定路径下输出exportlabel.txt文件；S4、使用foreach语句历遍所选中的所有的label，获取选中...

【专利技术属性】
技术研发人员：张妮娜，
申请(专利权)人：芯河半导体科技无锡有限公司，
类型：发明
国别省市：