本发明专利技术提供了一种固态图像拾取装置和照相机系统，其中，该固态图像拾取装置包括：像素阵列，包括以矩阵排列的多个像素；以及像素信号读出电路，用于以像素为单位从像素阵列中读出像素信号。像素信号读出电路包括多个比较器和多个计数器。比较器被设置为对应于一列像素，并且将读出信号电位与基准电压进行比较以产生确定信号并输出该确定信号。计数器受到比较器的输出控制。每个计数器被配置为对多个比较器中的对应比较器的比较时间进行计数。对每一列或多列，多个计数器具有不同的操作期间。
【技术实现步骤摘要】
本专利技术涉及一种以CMOS图像传感器为代表的固态图像拾取 装置、以及照相4几系统。
技术介绍
近来，作为替代CCD的固态图像拾取装置(图像传感器)， CMOS图像传感器已引起关注。关于这一点的原因在于，CMOS图^f象传感器解决了 CCD所固 有的问题，该固有的问题是CCD像素的制造需要专门的处理、对 于多个电源电压的操作，并且该操作需要结合多个外围IC，从而使 系统变得非常复杂。CMOS图像传感器的多个显著优点在于对于制造，可以使用 与普通CMOS集成电路的制造工艺类似的制造工艺；可以通过单个 电源来驱动CMOS图像传感器；以及使用CMOS工艺的模拟电路 和逻辑电^各可以共存于同一个芯片内，乂人而减少了外围IC的凄史量。 对于CCD的输出电路，主要使用采用了具有浮动扩散区(FD) 层的FD放大器的1通道(ch)输出。另一方面，CMOS图1"象传感器具有用于每个1"象素的FD》丈大器。 对于其输出，主要使用了列并行输出方案，其中，选择在像素阵列 中的一4亍，并在列方向上同时读出该4亍中的{象素。关于此的原因在于，难以向置于像素中的FD放大器提供足够 的驱动能力，因此，必须降低数据率，并且并行处理是有利的。以下将给出普通CMOS图^f象传感器的描述。图1是示出了包括四个晶体管的CMOS图Y象传感器的像素的一 个实例的示图。例如，像素10包括作为光电转换元件的光电二极管11。对于 这一个光电二极管11，像素10包括作为有源器件的四个晶体管， 它们是转移晶体管12、放大晶体管13、选择晶体管14和复位晶体 管15。光电二极管11将入射光光电地转换为具有与入射光的量对应 的量的电荷(在这种情况下为电子)。转移晶体管12连4妄在光电二才及管11和浮动扩散区(floating diffusion) FD之间。通过转移控制线LTx向转移晶体管12的栅极 (转移栅极)施加驱动信号，从而转移晶体管12将在光电二4及管 11处光电地转换后的电子转移至浮动扩散区FD。;故大晶体管13的棚-才及连接至浮动扩散区FD。；改大晶体管13 经由选择晶体管14连接至信号线LSGN。源极跟随器由放大晶体管 13和在4象素阵列外的恒流源16构成。通过选择控制线LSEL将地址信号施加至选择晶体管14的栅 极。当选择晶体管14导通时，放大晶体管13放大浮动扩散区FD 的电位并将对应于该电位的电压输出至输出(垂直)信号线LSGN。 通过信号线LSGN从每个像素输出的信号电压被输出至像素信号读 出电^各。复位晶体管15连接在电源线LVDD和浮动扩散区FD之间。 当通过复位控制线LRST将复位信号施加至复位晶体管的栅极时， 复位晶体管15将浮动扩散区FD的电位复位为电源线LVDD的电 位。更具体地，当对像素进行复位时，转移晶体管12导通以电清 除在光电二极管11中累积的电荷。随后，转移晶体管12截止，光 电二极管11将光信号转换为电荷并累积电荷。当进行读出时，复位晶体管15导通以4吏浮动扩散区FD复位， 复位晶体管15截止，以及通过放大晶体管13和选择晶体管14输 出浮动扩散区FD在此时的电压。此时的输出是P-相位输出。随后，转移晶体管12导通以将在光电二^^及管11中累积的电荷 转移至浮动扩散区FD，并且通过方欠大晶体管13输出浮动扩散区FD 在此时的电压。此时的输出是D-相位输出。当将D-相位输出和P-相位输出之间的差用作图像信号时，不 仅可以从图像信号中去除每个像素的输出的DC分量的偏差，而且 还可以从图像信号中去除浮动扩散区的FD复位噪声。例如，因为转移晶体管12、选"^奪晶体管14、复位晶体管15的 各个栅极以行为单位连接，所以对一行中的每个像素同时执行这些 操作。已对列并行输出型的CMOS图像传感器的像素信号读出(输 出)电路作出了多种提议。其中最先进的一种模式是向每一列设置 模-数转换器(下文中，简称为ADC (才莫数转换器))并提取像素信 号作为数字信号的类型。例如，在W. Yang等人的"An Integrated 800x600 CMOS Image System", ISSCC Digest of Technical Papers, pp. 304至305, Feb., 1999 中或者在日本未审查专利申请公开第2005-278135号中，披露了包 括安装于其上的列并4亍ADC的CMOS图4象传感器。图2是示出了包括安装于其上的列并行ADC的固态图像拾取 装置(CMOS图像传感器)的配置实例的框图。如图2所示，固态图像拾取装置20包括作为成像单元的像素 阵歹'J 21、垂直扫描电i 各22、水平转移扫描电3各23、定时控制电^各 24、 ADC组25、数-模转换器(下文中，简称为DAC (数模转换器)) 26、放大器电路(S/A) 27和信号处理电路28。例如，如图1所示，像素阵列21包括光电二极管和在像素内 的放大器，并被配置为以矩阵方式布置像素。固态图像拾取装置20包括用于连续读出像素阵列21的信号的 控制电路。控制电路包括定时控制电路24,用于生成内部时钟； 垂直扫描电路22，用于控制行地址或4亍扫描；以及水平转移扫描电 路23,用于控制列;也址或列扫描。ADC组25由以多列形式方文置的ADC形成。ADC包4舌比專交器 25-1、计数器25-2和锁存器25-3。比较器将基准电压Vsl叩(为通 过逐步改变由DAC 26生成的基准电压获得的斜坡波形(RAMP )) 与关于从关于每个行线的像素经由垂直信号线获得的模拟信号进行比较。计数器对比较时间进行计数。锁存器保存计数结果。ADC 组25具有n位数字信号转换功能并具有对每条垂直信号线(列线) 设置的ADC中的每个，从而构成了列并行ADC块。例如，各个锁存器25-3的输出连接至宽度为2n个位的水平转 移线29。此外，；改置与水平转移线29对应的2n个方文大器电3各27和处 理电路28。在ADC组25中，将读出至垂直信号线的模拟信号(电位Vsl) 与在对每列设置的比较器25-1处的基准电压Vslop (变为具有一定 斜度的线性形状的斜坡波形)进行比较。此时，使类似于比较器25-1对每列设置的计数器25-2操作， 并且当4吏具有斜;皮波形的基准电压Vslop和计凄t器的值——对应地 改变时，垂直信号线的电位(模拟信号)Vsl被转换为数字信号。以一定循环(时钟)对时间进行计数，从而执行向数字值的转换。当模拟电信号的电位Vsl与基准电压Vslop相交时，将比较器 25-1的输出反转以z使计凄丈器25-2的输入时钟停止。因此，完成了 AD转换。在上述AD转换期间结束之后，通过水平转移扫描电^各23,将 保存在锁存器25-3中的凄t据经由水平转移线29和方文大器电3各27 输入至信号处理电路28。因此，生成了二维图^f象。如上所述，执行了列并行输出处理。
技术实现思路
近来，在用作诸如数码相机的装置的固态图像拾取装置(将光 转换为电信号并输出图像信号)中，连同像素数量的增加或高帧率， 高速读出或低功耗已成为一项必需的技术。如上所述，作为固态图像拾取装置之一的MOS (CMOS)图像 传感器利用了可以4艮据与CMOS集成电路的工艺类似的工艺来制 造图像传感器的特性，以对每个像素将本文档来自技高网...
【技术保护点】
一种固态图像拾取装置，包括： 像素阵列，包括以矩阵排列的多个像素，每个所述像素被配置为执行光电转换；以及 像素信号读出电路，用于以像素为单位从所述像素阵列中读出像素信号， 其中，所述像素信号读出电路包括： 多个比较器，被设置为对应于一列像素，每个所述比较器被配置为将读出信号电位与基准电压进行比较，以产生确定信号并输出所述确定信号；以及 多个计数器，所述多个计数器的操作受所述比较器的输出控制，每个所述计数器被配置为对所述多个比较器中的对应比较器的比较时间进行计数，以及 其中，对每一列或多列，所述多个计数器具有不同的操作期间。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：松本静德，
申请(专利权)人：索尼株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。