通用型并网逆变器直接数字校正设计方法、装置和存储介质制造方法及图纸

本申请公开了通用型并网逆变器直接数字校正设计方法、装置和存储介质，本申请的通用型并网逆变器直接数字校正设计方法包括：计算待校正逆变器控制系统的开环截止频率ω

【技术实现步骤摘要】
通用型并网逆变器直接数字校正设计方法、装置和存储介质


[0001]本申请涉及通用型并网逆变器领域，尤其是通用型并网逆变器直接数字校正设计方法、装置和存储介质。

技术介绍

[0002]随着计算机控制技术的不断发展，控制系统日趋舍弃传统的模拟控制，而采用更加灵活简便的数字控制；但数字控制系统存在零阶保持器离散化误差、采样精度不足及数字控制固有延迟等问题，会退化系统稳定性指标，故难以达到与原模拟控制相同效果，因此需就数字控制系统进行校正。在工程实际中，常将相位裕度作为数字控制系统的待校正指标，但现存校正方法存在以下两个方面不足。一方面，s域校正需帕德(pade)近似化1.5拍延迟环节，故难以精准补偿相位裕度。另一方面，w域超前(滞后)设计以拉高(降低)系统截止频率为途径，改善相位裕度；但是超前校正使系统截止频率高频偏移，进而引起相角损耗；滞后校正为利用系统自身有限的相位储备达到补偿目的，若系统自身相位储备不足，则可能无法实现期望补偿效果；显然，上述超前(滞后)校正设计均存在一定局限性，难以达到期望补偿相位裕度。
[0003]因此，相关技术存在的上述技术问题亟待解决。

技术实现思路

[0004]本申请旨在解决相关技术中的技术问题之一。为此，本申请实施例提供通用型并网逆变器直接数字校正设计方法、装置和存储介质，能够在相对任意截止频率下，精准补偿指定相位裕度。
[0005]根据本申请实施例一方面，提供一种通用型并网逆变器直接数字校正设计方法，所述方法包括：
[0006]计算待校正逆变器控制系统的开环截止频率ω
cg
及相位裕度γ；
[0007]设定期望截止频率ω
cg
‑
exp
及期望相位裕度γ
exp
，确定相角缺额φ
ad
；
[0008]将超前校正器的极点p
c
、零点z
c
配置在z平面单位圆内的正实轴上，且z
c
＞p
c
，并使p
c
与z
c
分别指向极坐标为exp(jω
cg
‑
exp
T)的标记点，相量的夹角等于相角缺额φ
ad
；
[0009]根据预设要求计算校正器开环增益修正系数K
gc
；
[0010]根据不同控制性能指标需求选择预设的推荐配置方案；
[0011]求出差分方程。
[0012]在其中一个实施例中，所述开环截止频率ω
cg
的计算公式为：
[0013][0014]其中，G
sys
(z)为逆变器控制系统的开环传递函数，T为采样时间。
[0015]在其中一个实施例中，所述相角缺额φ
ad
的计算公式为：
[0016][0017]其中，γ
exp
为期望相位裕度，G
sys
为逆变器控制系统的开环传递函数，ω
cg
‑
exp
为设定期望截止频率。
[0018]在其中一个实施例中，所述极点p
c
和所述零点z
c
在实轴上相对位置的确定方法包括：
[0019]使p
c
与z
c
分别指向极坐标为exp(jω
cg
‑
exp
T)的标记点，相量的夹角等于相角缺额φ
ad
。
[0020]在其中一个实施例中，z
c
和p
c
在实轴上相对位置关系为：
[0021]z
c
＞p
c
[0022]z
c
和p
c
指向极坐标为exp(jω
cg
‑
exp
T)的标记点的2个相量的夹角关系为：
[0023]φ
zc
‑
φ
pc
＝φ
ad
[0024]z
c
在实轴上相对位置计算公式为：
[0025][0026]p
c
在实轴上相对位置计算公式为：
[0027][0028]其中，ω
cg
‑
exp
为设定期望开环截止频率，T为采样时间，φ
pc
为极点p
c
在z平面指向标记点的幅角，φ
zc
为极点z
c
在z平面指向标记点的幅角。
[0029]在其中一个实施例中，校正器开环增益修正系数K
gc
的计算公式为：
[0030][0031]在其中一个实施例中，G
C
(z)为校正器传递函数，且有以下公式：
[0032][0033]在其中一个实施例中，所述预设的推荐配置方案包括第一推荐配置方案和第二推荐配置方案；
[0034]所述第一推荐配置方案为：将p
c
配置在原点，即p
c
＝0；
[0035]所述第二推荐配置方案为：将p
c
配置为：
[0036][0037][0038]其中，p
w
为w域超前校正器的极点。
[0039]根据本申请实施例一方面，提供通用型并网逆变器直接数字校正设计装置，所述装置包括：
[0040]第一模块，用于计算待校正逆变器控制系统的开环截止频率ω
cg
及相位裕度γ；
[0041]第二模块，用于设定期望截止频率ω
cg
‑
exp
及期望相位裕度γ
exp
，确定相角缺额φ
ad
；
[0042]第三模块，用于将超前校正器的极点p
c
、零点z
c
配置在z平面单位圆内的正实轴上，且z
c
＞p
c
，并使p
c
与z
c
分别指向极坐标为exp(jω
cg
‑
exp
T)的标记点，相量的夹角等于相角缺
额φ
ad
；
[0043]第四模块，用于根据预设要求计算校正器开环增益修正系数K
gc
；
[0044]第五模块，用于根据不同控制性能指标需求选择预设的推荐配置方案；
[0045]第六模块，用于求出差分方程。
[0046]根据本申请实施例一方面，提供.通用型并网逆变器直接数字校正设计装置，所述装置包括：
[0047]至少一个处理器；
[0048]至少一个存储器，所述存储器用于存储至少一个程序；
[0049]当至少一个所述程序被至少一个所述处理器执行时实现如前面实施例所述的通用型并网逆变器直接数字校正设本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.通用型并网逆变器直接数字校正设计方法，其特征在于，所述方法包括：计算待校正逆变器控制系统的开环截止频率ω
cg
及相位裕度γ；设定期望截止频率ω
cg
‑
exp
及期望相位裕度γ
exp
，确定相角缺额φ
ad
；将超前校正器的极点p
c
、零点z
c
配置在z平面单位圆内的正实轴上，且z
c
＞p
c
，并使p
c
与z
c
分别指向极坐标为exp(jω
cg
‑
exp
T)的标记点，相量的夹角等于相角缺额φ
ad
；根据预设要求计算校正器开环增益修正系数K
gc
；根据不同控制性能指标需求选择预设的推荐配置方案；求出差分方程。2.根据权利要求1所述的通用型并网逆变器直接数字校正设计方法，其特征在于，所述开环截止频率ω
cg
的计算公式为：其中，G
sys
(z)为逆变器控制系统的开环传递函数，T为采样时间。3.根据权利要求1所述的通用型并网逆变器直接数字校正设计方法，其特征在于，所述相角缺额φ
ad
的计算公式为：其中，γ
exp
为期望相位裕度，G
sys
为逆变器控制系统的开环传递函数，ω
cg
‑
exp
为设定期望截止频率。4.根据权利要求3所述的通用型并网逆变器直接数字校正设计方法，其特征在于，z
c
和p
c
在实轴上相对位置关系为：z
c
＞p
c
z
c
和p
c
指向极坐标为exp(jω
cg
‑
exp
T)的标记点的2个相量的夹角关系为：φ
zc
‑
φ
pc
＝φ
ad
z
c
在实轴上相对位置计算公式为：p
c
在实轴上相对位置计算公式为：其中，ω
cg
‑
exp
为设定期望开环截止频率，T为采样时间，φ
pc
为极点p

【专利技术属性】
技术研发人员：陈智勇，李彬，胡毕华，邓文浪，刘一锋，罗勋华，
申请(专利权)人：湘潭大学，
类型：发明
国别省市：