一种LDMOS供电电路制造技术

本实用新型专利技术公开了一种LDMOS供电电路，包括：供电芯片、至少一条LDMOS功放链路、与LDMOS功放链路对应的电压采集电路、处理芯片和模数转换芯片；供电芯片包括电源输入端、至少一个电源输出端、至少一个电压采集端、至少一个使能端，电源输入端用于连接第一电源，电源输出端与LDMOS功放链路的一端连接，LDMOS功放链路的另一端连接LDMOS功放芯片，电压采集端与电压采集电路的一端连接，电压采集电路的另一端与模数转换芯片的输入端连接，模数转换芯片的输出端与处理芯片的接收端连接，处理芯片包括至少一个通用输入/输出接口，通用输入/输出接口与使能端连接，以控制供电芯片给LDMOS功放芯片进行供电，以实现同时对多条LDMOS链路的供电以及电流检测。供电以及电流检测。供电以及电流检测。

【技术实现步骤摘要】
一种LDMOS供电电路


[0001]本技术实施例涉及射频功率放大器供电
，尤其涉及一种LDMOS供电电路。

技术介绍

[0002]LDMOS(laterally
‑
diffused metal
‑
oxide semiconductor，横向扩散金属氧化物半导体)是高频大功率器件，采用硅工艺，主要面向移动电话基站的RF(Radio Frequency，射频)功率放大器，用于增强射频信号。LDMOS工艺非常成熟，且成本较低，是广泛应用于3G、4G时代的主流射频技术，5G产品也有一定使用。
[0003]工业领域中，LDMOS功放为射频器件中关键器件，决定着射频功率的大小，即与设备功能有着非常紧密的联系。故在产品设计时，对LDMOS功放的电流及供电电压较为关注，现有技术中一般只有一条射频链路，并且在链路中采用电流检测放大器检测电流和精密采样电阻芯片获取供电电压，该种检测电流的方式应用受限，无法满足电路中存在多路LDMOS功放时的电流检测情况。并且当存在多条射频链路时，则每条射频链路都需要同样的电流检测放大器及精密采样电阻芯片；设计成本大大增加；器件使用较多，电路设计可靠性降低；若在同一产品设计中，存在多条射频链路，且器件布局空间紧张时，同时且独立实现多条射频链路中LDMOS功放的电流检测，则显得较为困难。

技术实现思路

[0004]本技术提供一种LDMOS供电电路，以实现同时对多条LDMOS链路的供电以及电流检测，并且减少了电流检测放大电路和精密采样电阻的设置，降低了设计成本，提高了设计可靠性和灵活性。
[0005]为实现上述目的，本技术提出了一种LDMOS供电电路，包括：供电芯片、至少一条LDMOS功放链路、与所述LDMOS功放链路对应的电压采集电路、处理芯片和模数转换芯片；
[0006]所述供电芯片包括电源输入端、至少一个电源输出端、至少一个电压采集端、至少一个使能端，所述电源输入端用于连接第一电源，所述电源输出端与所述LDMOS功放链路的一端连接，所述LDMOS功放链路的另一端连接LDMOS功放芯片，所述电压采集端与所述电压采集电路的一端连接，所述电压采集电路的另一端与所述模数转换芯片的输入端连接，所述模数转换芯片的输出端与所述处理芯片的接收端连接，所述处理芯片包括至少一个通用输入/输出接口，所述通用输入/输出接口与所述使能端连接。
[0007]可选地，所述电源输入端与所述第一电源之间包括第一节点、第二节点、第一电容和第二电容，所述第一电容的一端与所述第一节点连接，所述第一电容的另一端接地；所述第二电容的一端与所述第二节点连接，所述第二电容的另一端接地。
[0008]可选地，所述LDMOS功放链路包括磁珠、第三电容、第四电容、第五电容、第六电容和第七电容，所述磁珠的一端连接所述电源输出端，另一端连接所述LDMOS功放芯片；所述第三电容的一端、所述第四电容一端、所述第五电容的一端均连接所述磁珠的一端，所述第
六电容的一端、所述第七电容的一端均连接所述磁珠的另一端；所述第三电容的另一端、所述第四电容的另一端、所述第五电容的另一端、所述第六电容的另一端和所述第七电容的另一端均接地。
[0009]可选地，所述电压采集电路包括分压电路和滤波稳压电路，所述分压电路与所述滤波稳压电路串联，所述分压电路的一端与所述电压采集端连接，所述滤波稳压电路的另一端与所述模数转换芯片的输入端连接。
[0010]可选地，所述分压电路包括第一电阻和第二电阻，所述第一电阻的一端与所述电压采集端连接，所述第一电阻的另一端与所述滤波稳压电路连接；所述第二电阻的一端与所述第一电阻的另一端连接，所述第二电阻的另一端接地。
[0011]可选地，所述滤波稳压电路包括第三电阻和第八电容，所述第三电阻的一端与所述第一电阻的另一端连接，所述第三电阻的另一端与所述模数转换芯片的输入端连接；所述第八电容的一端与所述第三电阻的另一端连接，所述第八电容的另一端接地。
[0012]可选地，所述LDMOS供电电路还包括：延时电路，所述延时电路位于所述通用输入/输出接口与所述使能端之间，所述延时电路包括第四电阻和第五电阻，所述第四电阻的一端与所述通用输入/输出接口连接，所述第四电阻的另一端与所述使能端连接；所述第五电阻的一端与所述第四电阻的另一端连接，所述第五电阻的另一端接地。
[0013]可选地，所述供电芯片还包括至少一个输出电压指示端，所述输出电压指示端连接发光二极管的阴极，所述发光二极管的阳极与第六电阻的一端连接，所述第六电阻的另一端连接第二电源，所述第二电源电压小于所述第一电源电压。
[0014]可选地，所述供电芯片还包括延时关断端，所述延时关断端与第七电阻的一端连接，所述第七电阻的另一端接地。
[0015]可选地，所述处理芯片与所述模数转换芯片之间通过数据线连接。
[0016]根据本技术提出的LDMOS供电电路，包括：供电芯片、至少一条LDMOS功放链路、与LDMOS功放链路对应的电压采集电路、处理芯片和模数转换芯片；供电芯片包括电源输入端、至少一个电源输出端、至少一个电压采集端、至少一个使能端，电源输入端用于连接第一电源，电源输出端与LDMOS功放链路的一端连接，LDMOS功放链路的另一端连接LDMOS功放芯片，电压采集端与电压采集电路的一端连接，电压采集电路的另一端与模数转换芯片的输入端连接，模数转换芯片的输出端与处理芯片的接收端连接，处理芯片包括至少一个通用输入/输出接口，通用输入/输出接口与使能端连接，以控制供电芯片给LDMOS功放芯片进行供电，以实现同时对多条LDMOS链路的供电以及电流检测，并且减少了电流检测放大电路和精密采样电阻的设置，降低了设计成本，提高了设计可靠性和灵活性。
附图说明
[0017]图1是本技术实施例提出的LDMOS供电电路的方框图；
[0018]图2是本技术实施例提出的LDMOS供电电路的电路原理图；
[0019]图3是本技术一个实施例提出的LDMOS供电电路的电路原理图。
具体实施方式
[0020]下面结合附图和实施例对本技术作进一步的详细说明。可以理解的是，此处
所描述的具体实施例仅仅用于解释本技术，而非对本技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本技术相关的部分而非全部结构。
[0021]图1是本技术实施例提出的LDMOS供电电路的方框图。如图1所示，该LDMOS供电电路100，包括：供电芯片101、至少一条LDMOS功放链路102、与所述LDMOS功放链路对应的电压采集电路103、处理芯片104和模数转换芯片105；
[0022]所述供电芯片101包括电源输入端IN、至少一个电源输出端OUT、至少一个电压采集端iMON、至少一个使能端EN，所述电源输入端IN用于连接第一电源106，所述电源输出端OUT与所述LDMOS功放链路102的一端连接，所述LDMO本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种LDMOS供电电路，其特征在于，包括：供电芯片、至少一条LDMOS功放链路、与所述LDMOS功放链路对应的电压采集电路、处理芯片和模数转换芯片；所述供电芯片包括电源输入端、至少一个电源输出端、至少一个电压采集端、至少一个使能端，所述电源输入端用于连接第一电源，所述电源输出端与所述LDMOS功放链路的一端连接，所述LDMOS功放链路的另一端连接LDMOS功放芯片，所述电压采集端与所述电压采集电路的一端连接，所述电压采集电路的另一端与所述模数转换芯片的输入端连接，所述模数转换芯片的输出端与所述处理芯片的接收端连接，所述处理芯片包括至少一个通用输入/输出接口，所述通用输入/输出接口与所述使能端连接。2.根据权利要求1所述的LDMOS供电电路，其特征在于，所述电源输入端与所述第一电源之间包括第一节点、第二节点、第一电容和第二电容，所述第一电容的一端与所述第一节点连接，所述第一电容的另一端接地；所述第二电容的一端与所述第二节点连接，所述第二电容的另一端接地。3.根据权利要求1所述的LDMOS供电电路，其特征在于，所述LDMOS功放链路包括磁珠、第三电容、第四电容、第五电容、第六电容和第七电容，所述磁珠的一端连接所述电源输出端，另一端连接所述LDMOS功放芯片；所述第三电容的一端、所述第四电容一端、所述第五电容的一端均连接所述磁珠的一端，所述第六电容的一端、所述第七电容的一端均连接所述磁珠的另一端；所述第三电容的另一端、所述第四电容的另一端、所述第五电容的另一端、所述第六电容的另一端和所述第七电容的另一端均接地。4.根据权利要求1所述的LDMOS供电电路，其特征在于，所述电压采集电路包括分压电路和滤波稳压电路，所述分压电路与所述滤波稳压电路串联，所...

【专利技术属性】
技术研发人员：王东锋，张庆，阮水生，
申请(专利权)人：深圳前海中电慧安科技有限公司，
类型：新型
国别省市：