一种同封装工艺结合的去衬底GaN-HEMT芯片及其制备方法技术

本发明专利技术涉及一种同封装工艺结合的去衬底GaN

【技术实现步骤摘要】
一种同封装工艺结合的去衬底GaN
‑
HEMT芯片及其制备方法


[0001]本专利技术属于微电子器件
，涉及一种GaN
‑
HEMT(高电子迁移率晶体管)芯片及其制备方法，尤其是一种同封装工艺结合的去衬底GaN
‑
HEMT芯片及其制备方法。

技术介绍

[0002]目前，GaN
‑
HEMT(GaN基高电子迁移率晶体管)芯片已逐步应用于消费电子电源，电动汽车，高铁，电站，航空航天等应用领域。GaN
‑
HEMT是靠GaN材料的固有特性，在异质结处形成很强的二维电子气的高电子迁移率晶体管器件，具有高功率密度、高频率特性，具有启动快，寿命长，效率高，节能环保等优点。
[0003]目前，GaN
‑
HEMT市场的主要技术路线为在硅、蓝宝石、SiC等衬底上生长GaN
‑
HEMT外延层，再做成HEMT芯片。在硅衬底上制备，GaN
‑
HEMT由于晶格失配问题严重，外延层质量无法和蓝宝石、SiC媲美。且硅容易击穿，不合适高电压场景下应用。SiC衬底上GaN
‑
HEMT技术，由于其衬底昂贵的价格使其无法在消费电子领域大规模应用。普通的蓝宝石衬底GaN
‑
HEMT技术，经济实惠且高耐压，且GaN外延层质量好。但受限于蓝宝石衬底导热率太低，无法在高功率密度情况下使用。
[0004]鉴于现有技术的上述技术缺陷，需要提供一种新型的GaN
‑/>HEMT芯片及其制备方法，以克服上述缺陷。

技术实现思路

[0005]为了克服现有技术的缺陷，本专利技术提出一种同封装工艺结合的去衬底GaN
‑
HEMT芯片及其制备方法，其将衬底去除，并在外延层背面制备了高导热耐压层，能有效提高HEMT芯片的耐压和散热能力；并且，其同封装工艺结合，省略了芯片基板制备和键合工艺，能有效地降低成本，且进一步减少热阻，提高良率。
[0006]为了实现上述目的，本专利技术提供如下技术方案：
[0007]一种同封装工艺结合的去衬底GaN
‑
HEMT芯片，其包括封装支架，其特征在于，所述封装支架上依次设有固晶层、高导热耐压层、缓冲层、沟道层和势垒层，所述势垒层上设有p
‑
GaN层、源极和漏极，所述p
‑
GaN层上设有栅极，所述源极与所述p
‑
GaN层和栅极之间以及所述漏极与所述p
‑
GaN层和栅极之间都设有绝缘层。
[0008]优选地，所述封装支架是以陶瓷或金属或印刷电路板为基材的电路支架。
[0009]优选地，所述封装支架的厚度为300um
‑
1000um。
[0010]优选地，所述高导热耐压层的热导率>170W/(m.k)。
[0011]优选地，所述高导热耐压层由AlN、SiC或金刚石制成，且其厚度为10um
‑
50um。
[0012]优选地，所述固晶层由Ag胶制成，或者由AuSn或PbSn共晶合金制成，或者由烧结Ag或绝缘胶制成，且其厚度为1um
‑
100um。
[0013]优选地，所述缓冲层、沟道层、势垒层和p
‑
GaN层的总厚度为0.1um
‑
50um。
[0014]优选地，所述源极、漏极和栅极由Ti层、Al层、Ni层和/或Au层叠加而成，且其厚度
为30nm
‑
500nm。
[0015]优选地，所述绝缘层由SiN、AlN、Al2O3或SiO2制成，且其厚度为30nm
‑
500nm。
[0016]此外，本专利技术还提供一种上述同封装工艺结合的去衬底GaN
‑
HEMT芯片的制备方法，其特征在于，包括以下步骤：
[0017]1)、在衬底上依次生长缓冲层、沟道层、势垒层和P型GaN层；
[0018]2)、在所述P型GaN层上刻蚀出一颗颗重复排列的芯片区域；
[0019]3)、将每个芯片区域中的部分所述P型GaN层刻蚀掉，以暴露出所述势垒层；
[0020]4)、在暴露出的所述势垒层上制备源极和漏极；
[0021]5)、在剩余的所述P型GaN层上制备栅极；
[0022]6)、在所述源极与所述p
‑
GaN层和栅极之间以及所述漏极与所述p
‑
GaN层和栅极之间分别制备绝缘层；
[0023]7)、在所述源极、漏极和栅极上分别制作焊线区域；
[0024]8)、将临时基板键合到所述绝缘层上；
[0025]9)、将所述衬底从所述缓冲层上剥离掉；
[0026]10)、在所述缓冲层的底面上制备高导热耐压层；
[0027]11)、进行切割，获得一颗颗GaN
‑
HEMT芯片基材；
[0028]12)、将所述GaN
‑
HEMT芯片基材的高导热耐压层通过固晶层固定到封装支架上；
[0029]13)、去除掉所述临时基板，获得一颗颗同封装工艺结合的去衬底GaN
‑
HEMT芯片。
[0030]与现有技术相比，本专利技术的同封装工艺结合的去衬底GaN
‑
HEMT芯片及其制备方法具有如下有益技术效果中的一者或多者：
[0031]1、本专利技术的GaN
‑
HEMT芯片直接固晶到封装支架上，节省了HEMT芯片的转移基板和键合工艺投入，有利于降低成本，提升良率；同时，也减少了热阻，有利于芯片散热。
[0032]2、本专利技术的GaN
‑
HEMT芯片去除掉了导热差或不耐高压的衬底，制备了高导热耐压层，能大幅度提高GaN
‑
HEMT芯片的耐压能力和功率密度，并兼顾经济效益和质量。
[0033]3、本专利技术的GaN
‑
HEMT芯片的制备过程中，采用半导体行业通用的键合工艺、LED行业的成熟的衬底去除工艺，能确保工艺稳定性，得到高良率、高可靠性、低成本的产品。
附图说明
[0034]图1是本专利技术的同封装工艺结合的去衬底GaN
‑
HEMT芯片的结构示意图。
[0035]图2是在衬底上依次生长缓冲层、沟道层、势垒层和P型GaN层后的结构示意图。
[0036]图3是在图2的基础上将每个芯片区域的部分所述P型GaN层刻蚀掉后的结构示意图。
[0037]图4是在图3的基础上制备了漏极、源极和栅极后的结构示意图。
[0038]图5是在图4的基础上制备了绝缘层后的结构示意图。
[0039]图6是在图5的基础上键合了临时基板后的结构示意图。
[0040]图7是在图6的基础上剥离掉衬底后的结构示意图。
[0041]图8是在图7的基础上制本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种同封装工艺结合的去衬底GaN
‑
HEMT芯片，其包括封装支架(300)，其特征在于，所述封装支架(300)上依次设有固晶层(301)、高导热耐压层(302)、缓冲层(101)、沟道层(102)和势垒层(103)，所述势垒层(103)上设有p
‑
GaN层(104)、源极(105)和漏极(106)，所述p
‑
GaN层(104)上设有栅极(107)，所述源极(105)与所述p
‑
GaN层(104)和栅极(107)之间以及所述漏极(106)与所述p
‑
GaN层(104)和栅极(107)之间都设有绝缘层(108)。2.根据权利要求1所述的同封装工艺结合的去衬底GaN
‑
HEMT芯片，其特征在于，所述封装支架(300)是以陶瓷或金属或印刷电路板为基材的电路支架。3.根据权利要求2所述的同封装工艺结合的去衬底GaN
‑
HEMT芯片，其特征在于，所述封装支架(300)的厚度为300um
‑
1000um。4.根据权利要求3所述的同封装工艺结合的去衬底GaN
‑
HEMT芯片，其特征在于，所述高导热耐压层(302)的热导率>170W/(m.k)。5.根据权利要求4所述的同封装工艺结合的去衬底GaN
‑
HEMT芯片，其特征在于，所述高导热耐压层(302)由AlN、SiC或金刚石制成，且其厚度为10um
‑
50um。6.根据权利要求5所述的同封装工艺结合的去衬底GaN
‑
HEMT芯片，其特征在于，所述固晶层(301)由Ag胶制成，或者由AuSn或PbSn共晶合金制成，或者由烧结Ag或绝缘胶制成，且其厚度为1um
‑
100um。7.根据权利要求6所述的同封装工艺结合的去衬底GaN
‑
HEMT芯片，其特征在于，所述缓冲层(101)、沟道层(102)、势垒层(103)和p
‑
GaN层(104)的总厚度为0.1um
‑

【专利技术属性】
技术研发人员：汪福进，白俊春，程斌，贾永，
申请(专利权)人：江苏芯港半导体有限公司，
类型：发明
国别省市：