基于FPGA的多通道的HART实现系统技术方案

本发明专利技术公开了一种基于FPGA的多通道的HART实现系统，所述实现系统包括：控制模块，用于发送数据至单路转多路模块，并接收所述单路转多路模块的返回数据；单路转多路模块，所述单路转多路模块中包含多个数据通道，用于将所述控制模块的发出数据传输至HART设备，并接收所述HART设备的返回数据，将所述返回数据以多个数据通道传输至所述控制模块。通过设置一种多个通道相对独立的HART通信设计，无需在多个通道进行切换，不受通讯响应时间的限制，减少了多个通道轮询耗时，减轻了通道间的干扰，极大提升了整个HART通讯的效率和可靠性。大提升了整个HART通讯的效率和可靠性。大提升了整个HART通讯的效率和可靠性。

【技术实现步骤摘要】
基于FPGA的多通道的HART实现系统


[0001]本专利涉及工业控制
，尤其涉及一种基于FPGA的多通道的HART实现系统。

技术介绍

[0002]HART(Highway Addressable Remote Transducer，可寻址远程传感器高速通道的开放通信协议)是一种用于现场智能仪表和控制设备之间的通信协议。该协议在工业过程自动化控制领域应用广泛。但其缺陷在于通讯带宽较低，响应时间较长，尤其是多个通道设备轮询时，会耗费更长时间。目前，通用的设计是采用多路开关在多个HART通道之间切换，既耗时又容易造成通道间的串扰。

技术实现思路

[0003]本专利技术要解决的技术问题是为了克服现有技术中多通道的HART切换耗时并且容易造成通道间的干扰的缺陷，提供一种基于FPGA的多通道的HART实现系统。
[0004]本专利技术是通过下述技术方案来解决上述技术问题：
[0005]一种基于FPGA的多通道的HART实现系统，所述实现系统包括：
[0006]控制模块，用于发送数据至单路转多路模块，并接收所述单路转多路模块的返回数据；
[0007]单路转多路模块，所述单路转多路模块中包含多个数据通道，用于将所述控制模块的发出数据传输至HART设备，并接收所述HART设备的返回数据，将所述返回数据以多个数据通道传输至所述控制模块。
[0008]较佳地，所述单路转多路模块包括多个发送寄存器和多个接收寄存器；
[0009]每个所述数据通道对应一个发送寄存器或接收寄存器；
[0010]所述发送寄存器用于存储所述控制模块的发出数据；
[0011]所述接收寄存器用于存储所述HART设备的返回数据。
[0012]较佳地，所述单路转多路模块还包括：
[0013]配置单元，用于接收所述控制模块发出的配置数据，根据所述配置数据对所述单路转多路模块进行初始化配置，所述配置数据包括以下数据的一种或多种：时钟配置数据、串口模式配置数据、流程控制配置数据、中断初始化配置数据、寄存器配置数据、通用输入输出配置数据。
[0014]较佳地，所述控制模块包括：
[0015]接收信号单元，用于接收所述单路转多路模块的中断信号，以获得触发中断的对应的所述数据通道。
[0016]较佳地，每个所述数据通道对应一个状态寄存器，所述状态寄存器用于存储对应所述数据通道的数据字节数。
[0017]较佳地，所述控制模块包括：
[0018]读取单元，用于在所述数据字节数不为0时，读取所述状态寄存器对应的所述数据通道中的数据。
[0019]较佳地，所述控制模块还包括：
[0020]查询单元，用于查询所述数据通道对应的所述状态寄存器的所述数据字节数，在所述数据字节数不为0时，读取所述数据通道中的数据。
[0021]较佳地，所述控制模块为现场可编程门阵列。
[0022]较佳地，所述控制模块与所述单路转多路模块通过SPI总线或IIC总线进行通信。
[0023]较佳地，所述单路转多路模块与所述HART设备通过UART总线进行通信。
[0024]本专利技术的积极进步效果在于：
[0025]本专利技术提供的一种基于FPGA的多通道的HART实现系统，通过设置一种多个通道相对独立的HART通信设计，无需在多个通道进行切换，不受通讯响应时间的限制，减少了多个通道轮询耗时，减轻了通道间的干扰，极大提升了整个HART通讯的效率和可靠性。
附图说明
[0026]图1为本专利技术实施例1的基于FPGA的多通道的HART实现系统的模块示意图；
[0027]图2为本专利技术实施例1的基于FPGA的多通道的HART实现系统的结构示意图；
[0028]图3为本专利技术实施例1的基于FPGA的多通道的HART实现系统的FPGA状态机状态转移图。
具体实施方式
[0029]下面通过实施例的方式进一步说明本专利技术，但并不因此将本专利技术限制在所述的实施例范围之中。
[0030]实施例1
[0031]本实施例提供一种基于FPGA的多通道的HART实现系统，如图1所示，所述实现系统包括：
[0032]控制模块101，用于发送数据至单路转多路模块，并接收所述单路转多路模块的返回数据。控制模块101控制整个通信流程。
[0033]单路转多路模块102，单路转多路模块中包含多个数据通道，用于将所述控制模块101的发出数据传输至HART设备，并接收所述HART设备的返回数据，将所述返回数据以多个数据通道传输至控制模块101。通过设计多个数据通道，减少了多个数据通道轮询耗时，减轻了数据通道间的干扰，极大提升了整个HART通讯的效率和可靠性。
[0034]在一个实施例中，控制模块101与单路转多路模块102通过SPI总线或IIC总线进行通信。单路转多路模块102与HART设备通过UART总线进行通信。
[0035]具体的，所述单路转多路模块102还包括：
[0036]配置单元1021，用于接收控制模块101发出的配置数据，根据所述配置数据对所述单路转多路模块102进行初始化配置，所述配置数据包括以下数据的一种或多种：时钟配置数据、串口模式配置数据、流程控制配置数据、中断初始化配置数据、FIFO(先入先出寄存器)配置数据、GPIO(通用输入输出)配置数据。
[0037]如图2所示，控制模块101中包含一个发送寄存器和多个接收寄存器，单路转多路
模块102中包含多个发送寄存器和多个接收寄存器，每个发送寄存器或接收寄存器对应一个数据通道，所述发送寄存器用于存储所述控制模块101的发出数据；所述接收寄存器用于存储HART设备的返回数据。
[0038]在一个实施例中，控制模块101通过SPI总线发送数据至单路转多路模块102，并缓存数据至单路转多路模块102的发送寄存器中，所述发送寄存器为独立的128Byte的发送寄存器，在前一个数据通道发送完毕数据后不必等待，直接发送下一个数据通道的数据。
[0039]在一个实施例中，控制模块101接收返回数据有两种方式：1.接收单路转多路模块102的中断信号；2.查询状态寄存器。
[0040]具体的，在第一种接收返回数据的方式中，控制模块101包括：
[0041]接收信号单元1011，用于接收所述单路转多路模块102的中断信号，根据初始化配置查询触发中断的对应的数据通道。每个所述数据通道对应一个状态寄存器，所述状态寄存器用于存储对应所述数据通道的数据字节数，数据字节数可以用N的值表征，若N为0，则说明该数据通道中没有返回数据，若N不为0，则说明改数据通道中有返回数据。
[0042]读取单元1012，用于在数据字节数不为0时，读取所述状态寄存器对应的数据通道中的数据。
[0043]查询单元1013，用于直接查询所述数据通道对应的所述状态寄存器的所述数据字节数，在所述数据字节数不为0时，读取所述数据通道中的数据。...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的多通道的HART实现系统，其特征在于，所述实现系统包括：控制模块，用于发送数据至单路转多路模块，并接收所述单路转多路模块的返回数据；单路转多路模块，所述单路转多路模块中包含多个数据通道，用于将所述控制模块的发出数据传输至HART设备，并接收所述HART设备的返回数据，将所述返回数据以多个数据通道传输至所述控制模块。2.如权利要求1所述的基于FPGA的多通道的HART实现系统，其特征在于，所述单路转多路模块包括多个发送寄存器和多个接收寄存器；每个所述数据通道对应一个发送寄存器或接收寄存器；所述发送寄存器用于存储所述控制模块的发出数据；所述接收寄存器用于存储所述HART设备的返回数据。3.如权利要求1所述的基于FPGA的多通道的HART实现系统，其特征在于，所述单路转多路模块还包括：配置单元，用于接收所述控制模块发出的配置数据，根据所述配置数据对所述单路转多路模块进行初始化配置，所述配置数据包括以下数据的一种或多种：时钟配置数据、串口模式配置数据、流程控制配置数据、中断初始化配置数据、寄存器配置数据、通用输入输出配置数据。4.如权利要求3所述的基于FPGA的多通道的HART实现系统，其特征在于，所述控制模块包括...

【专利技术属性】
技术研发人员：王洪淼，田钢，靳子洋，潘清，王汉意，胡中泽，马呈祥，李铭洋，张景，李福生，代伟浩，
申请(专利权)人：国核自仪系统工程有限公司，
类型：发明
国别省市：