用于测试半导体器件的装置制造方法及图纸

一种用于测试半导体器件的装置包括插入物，包括其中接收半导体器件的容纳部以及形成在容纳部底表面上的开口部分；测试插座，具有用于将半导体器件电连接至测试器的多个连接端子；及设置在插入物和测试插座之间的内插器，将半导体器件电连接至测试插座，固定于插入物以使内插器不会在水平方与垂直方向移动。内插器包括设置在测试插座上的第一电路板，第一电路板具有设置在连接端子和半导体器件的接触端子之间的多个通孔触点以将接触端子连接至连接端子；以及联接至第一电路板上表面的第二电路板，第二电路板具有接触端子插入其中的多个引导孔。的多个引导孔。的多个引导孔。

【技术实现步骤摘要】
用于测试半导体器件的装置
[0001]本申请为2017年8月30日递交的申请号为201710763402.0，专利技术名称为“用于测试半导体器件的装置”的分案申请。


[0002]本专利技术的示范实施例涉及一种用于测试半导体器件的装置。更特别地，本专利技术的示范实施例涉及一种通过向半导体器件提供测试信号以测试其电特性的半导体器件测试装置。

技术介绍

[0003]通常，半导体器件可通过反复执行一系列制造步骤而形成于用作半导体基板的硅晶片上，且半导体器件通过进一步执行划切工艺、结合工艺和封装工艺可制造成成品。
[0004]半导体器件可通过检查半导体器件电特性的测试步骤判断为良好的或是有缺陷的。一种用于测试半导体器件的装置可用于执行该测试步骤。用于测试半导体器件的装置可包括用于操作半导体器件的测试手柄以及用于电测试半导体器件的测试器。
[0005]测试手柄可包括具有多个插入物的测试托盘(多个插入物用于接收多个半导体器件)，用于将半导体器件电连接至测试器的接口模块，以及用于将半导体器件与接口模块相互连接的匹配板。
[0006]插入物可包括接收有半导体器件中的每一个的容纳部，以及防止半导体器件中的每一个从容纳部中逸出的闩锁。例如，韩国专利注册号10
‑
1535245公开了一种插入组件，其包括具有半导体器件插入其中的开口的插入主体，以及附接至插入主体的下部以支撑半导体器件的薄膜形支撑构件。特别地，支撑构件可具有多个引导孔，半导体器件的连接端子插入到该引导孔中。
[0007]接口模块可包括电连接至半导体器件的多个测试插座。测试插座包括诸如弹簧针或探针的连接端子以与半导体器件的外部连接端子(诸如焊球)相接触。
[0008]根据执行电特性测试的工艺，首先，将半导体器件接收在插入物中，随后将测试插座连接至接收于插入物中的半导体器件以将半导体器件电连接至测试器。随后，从测试器向半导体器件施加测试信号，于是半导体器件输出相应于测试信号的信号。测试器判定半导体元件的输出信号是正常信号或是错误信号，并判断半导体元件为良好的或是有缺陷的。
[0009]特别地，当半导体器件的焊球与测试插座的连接端子之间未对准时，则无法正常执行半导体器件与测试器之间的稳定电连接，这可能不稳定地测试半导体器件的电特性从而导致用于测试半导体器件的装置的误动作。
[0010]为了防止这种误动作出现，用于测试半导体器件的装置包括用于将焊球对准连接端子的支撑薄膜。支撑薄膜设置在插入物和测试插座之间。此外，支撑薄膜具有焊球插入其中的多个引导孔。
[0011]另一方面，由于半导体器件的焊球尺寸逐渐减小且焊球之间的间隔逐渐减小，半
导体器件的焊球与测试插座的连接端子之间的对准变得更加困难，这可导致引导孔与应卡在支撑薄膜的引导孔中的半导体元件的焊球之间的失准。此外，纠正这种超过一定范围的失准可能是困难的，且支撑薄膜由于物理力可能变形。

技术实现思路

[0012]本专利技术的实例实施例提供了一种用于测试半导体器件的装置，其能够提高半导体器件和测试插座之间对准的准确性。
[0013]根据本专利技术的一个方面，提供了一种用于测试半导体器件的装置。该装置，包括：插入物，其包括其中接收半导体器件的容纳部以及形成在所述容纳部的底表面上的开口部分；测试插座，其具有用于将所述半导体器件电连接至测试器的多个连接端子；以及设置在所述插入物和所述测试插座之间的内插器，其将所述半导体器件电连接至所述测试插座，且固定于所述插入物，以使所述内插器不会在水平方向与垂直方向移动。所述内插器包括：设置在所述测试插座上的第一电路板，所述第一电路板具有设置在所述连接端子和所述半导体器件的接触端子之间的多个通孔触点以将所述接触端子连接至所述连接端子；以及联接至所述第一电路板的上表面的第二电路板，所述第二电路板具有所述接触端子插入其中的多个引导孔，且具有尺寸使得所述第二电路板完全插入所述容纳部的所述开口部分。所述第二电路板插入所述插入物的所述开口部分中，以靠近所述开口部分来支撑插入所述插入物的所述容纳部的半导体器件，所述容纳部由具有倾斜角度的倾斜侧壁限定使得所述容纳部的宽度向下减小，且所述第二电路板的侧表面和所述引导孔中最外面一个之间的间隔小于所述接触端子中每一个的半径。所述第一电路板比所述第二电路板大，所述第一电路板的所述上表面与所述插入物的下表面接触。
[0014]在一实例实施例中，引导孔中的每一个可具有圆锥形或半球形以引导接触端子中的每一个的定位。这里，引导孔的边缘部分具有倒角或倒棱。
[0015]在一实例实施例中，第二电路板还可包括涂覆在引导孔的内表面上的多个导电层，导电层连接至接触端子使得导电层将接触端子与通孔触点电连接。这里，内插器还可包括设置在通孔触点上表面上的多个上接触垫，上接触垫分别连接至导电层。
[0016]在一实例实施例中，第一电路板还可包括设置在通孔触点下表面上的多个下接触垫，其连接至通孔触点使得下接触垫与插座的连接端子相接触。
[0017]在一实例实施例中，倾斜侧壁的倾斜角度可设置在一定范围内，以防止半导体器件的边缘部分和倾斜侧壁之间相接触。
[0018]根据如上所述的本专利技术的实例实施例，用于测试半导体器件的装置包括用于将半导体器件连接至测试插座的内插器。内插器包括第一电路板，其具有用于将接触端子连接至测试插座的连接端子的多个通孔触点；以及第二电路板，其具有用于对准接触端子的多个引导孔。
[0019]因此，与使用传统的支撑薄膜对准半导体器件的接触端子的情况相比，该装置能够通过准确地对准具有小间距的半导体器件以稳定地将接触端子连接至通孔来防止接触端子被夹住。此外，由于半导体器件的接触端子能够通过引导孔自对准，因此能够提高半导体器件和测试插座之间的对准准确性。其结果是，由于能够稳定地执行半导体器件和测试器之间的电连接，因此能够提高半导体器件的测试可靠性。
[0020]此外，由于内插器由物理力导致的变形比传统的支撑薄膜更小，因此半导体器件的接触端子能够更稳定地对准。
[0021]同样，半导体器件能够沿容纳部的倾斜侧壁向下进行引导，所以接触端子能够安全地插入到引导孔中。
[0022]因此，半导体器件在容纳部中能够通过倾斜侧壁和引导孔自对准，使得能够更稳定地电连接接触端子和测试器。
附图说明
[0023]通过参照附图详细描述示例性实施例，上述及本专利技术的其他特征和优点将变得更加显而易见，其中：
[0024]图1示出根据本专利技术一实例实施例用于测试半导体器件的装置的截面视图；
[0025]图2示出图1中用于测试半导体器件的装置的截面分解视图；
[0026]图3示出图1中第一电路板的截面视图；
[0027]图4示出图1中第二电路板的截面视图；
[0028]图5示出使用图1中的内插器对准半导体器件的连接端子的步骤的截面分解视图；以及
[0029]图6示出根据本专利技术一实例实施例用于测试半导体器件的装置的截面视图。
...

【技术保护点】

【技术特征摘要】
1.一种用于测试半导体器件的装置，包括：插入物，其包括其中接收半导体器件的容纳部以及形成在所述容纳部的底表面上的开口部分；测试插座，其具有用于将所述半导体器件电连接至测试器的多个连接端子；以及设置在所述插入物和所述测试插座之间的内插器，其将所述半导体器件电连接至所述测试插座，且固定于所述插入物，以使所述内插器不会在水平方向与垂直方向移动，其中，所述内插器包括：设置在所述测试插座上的第一电路板，所述第一电路板具有设置在所述连接端子和所述半导体器件的接触端子之间的多个通孔触点以将所述接触端子连接至所述连接端子；以及联接至所述第一电路板的上表面的第二电路板，所述第二电路板具有所述接触端子插入其中的多个引导孔，且具有尺寸使得所述第二电路板完全插入所述容纳部的所述开口部分，其中所述第二电路板插入所述插入物的所述开口部分中，以靠近所述开口部分来支撑插入所述插入物的所述容纳部的半导体器件，所述容纳部由具有倾斜角度的倾斜侧壁限定使得所述容纳部的宽度向下减小，且所述第二电路板的侧表面和所述引导孔中最外面一个之间的间隔小于所述接触端子中每一个的半径，其中所述第一电路板比所述第二电路板大，所...

【专利技术属性】
技术研发人员：柳正虎，严基象，
申请(专利权)人：株式会社ISC，
类型：发明
国别省市：