电流驱动的磁畴壁逻辑制造技术

基于自旋的逻辑架构提供非易失性数据保持、近零泄漏和可扩展性，将技术路线图扩展至互补金属氧化物半导体(CMOS)逻辑之外。基于磁畴壁的架构利用快速畴壁运动、高密度、非易失性和灵活的设计来处理和存储信息。然而，这种方案依赖于使用外部磁场的畴壁操控和时钟计时，这限制了它们在密集的大规模芯片中的实现。本发明专利技术公开了在畴壁跑道中执行全电逻辑操作和级联的概念。本发明专利技术利用由界面Dzyaloshinskii

【技术实现步骤摘要】
【国外来华专利技术】电流驱动的磁畴壁逻辑
[0001]本专利技术涉及用于存储和/或处理数据的设备。此外，本专利技术涉及包括多个上述设备的逻辑门。
[0002]Zhaochu Luo等人在Chirally coupled nanomagnets，Science 363，1435页至1439页(2019年)公开了在非易失性存储器、逻辑门和传感器中具有多种应用的磁耦合纳米磁体。使用界面Dzyaloshinskii
‑
Moriya相互作用可以实现横向相邻纳米磁体的强耦合。这种耦合由平面外和平面内磁区之间的手性畴壁介导，并支配低于临界尺寸的纳米磁体的行为。该概念用于实现横向交换偏置、多状态磁配置之间的无场电流感应切换以及覆盖宽范围的长度尺度和拓扑的合成反铁磁体、斯格明子和人造自旋冰。该文献提供了设计相关纳米磁体阵列并实现平面逻辑门和存储设备的全电控制的平台。
[0003]一般来说，基于自旋的逻辑架构提供非易失性数据保持、近零泄漏和可扩展性，将技术路线图扩展至互补金属氧化物半导体(CMOS)逻辑之外。基于磁畴壁的架构利用快速畴壁运动、高密度、非易失性和灵活的设计来处理和存储信息。然而，这种方案依赖于使用外部磁场的畴壁操控和时钟计时(clocking)，这限制了它们在密集的大规模芯片中的实现。
[0004]因此，本专利技术的目的是提供一种用于存储和/或处理数据的设备，该设备为可扩展的全电磁逻辑提供了可行的平台，为逻辑存储器(memory
‑
in
‑
logic)的应用铺平了道路。
[0005]根据本专利技术，该目的是通过一种用于使用由自旋轨道矩(spin
‑
orbit torques)引起的磁畴壁运动的概念来存储和/或处理数据的设备来实现的，所述设备包括：
[0006]a)由导电材料制成的支撑层；
[0007]b)设置在所述支撑层上的铁磁或亚铁磁层，铁磁或亚铁磁层能够表现出可调谐磁各向异性并提供磁跑道；
[0008]c)设置在所述铁磁或亚铁磁层上的在可调谐磁各向异性方面的功能层，所述功能层具有第一功能部分和第二功能部分以及在第一功能部分和第二功能部分之间的第三功能部分，其中，功能层的第一部分和第二部分使得铁磁或亚铁磁层能够具有垂直于层的平面的OOP(平面外)磁化，并且功能层的第三部分使得铁磁或亚铁磁层能够具有仅平行于层的平面的IP(平面内)磁化；其中：
[0009]d)垂直且向上取向的OOP磁化表示逻辑“0”并且向下取向的表示逻辑“1”，或者反之亦然，或者在一个方向上的IP磁化表示逻辑“0”并且在另一方向上的表示逻辑“1”，或者反之亦然；
[0010]e)响应于将由第一部分覆盖的铁磁或亚铁磁层的第一区域中的畴壁沿着磁跑道(RT)朝向在第一部分至第三部分的过渡处给出的界面移动，所述逻辑“1”或逻辑“0”能够被编码在由第二部分覆盖的铁磁或亚铁磁层的第二区域中，或者被编码在由第三部分覆盖的铁磁或亚铁磁层的第三区域中，以及/或者反之亦然；以及
[0011]f)向支撑层的电流供应，其中，施加至支撑层的受控电流脉冲使磁畴壁可确定地沿磁跑道移动。
[0012]因此，本专利技术公开了在磁畴壁跑道中执行全电逻辑操作和级联的概念。本专利技术利用由界面Dzyaloshinskii
‑
Moriya相互作用引起的相邻磁畴之间的手性耦合来实现畴壁反
转器(domain
‑
wall inverter)，布尔逻辑的所有实现中的基本构建块。
[0013]当功能层的第一部分、第二部分和第三部分中的至少一个的功能通过以下中至少之一来实现时，本专利技术的优选实施方式可以关于铁磁或亚铁磁层中的可调谐磁各向异性的实现来实现：
[0014]a)第一部分和第二部分的功能层是金属氧化物层，而第三部分是金属层；b)第三部分是绝缘层，绝缘层包括电极，该电极使得能够在铁磁或亚铁磁层上在该OOP方向上施加电场；
[0015]c)功能层的第三部分是被固态质子泵和/或离子辐射穿透的金属氧化物层；和/或
[0016]d)功能层的第三部分是被氦和/或镓聚焦离子束穿透的金属氧化物层。
[0017]在本专利技术的另一优选实施方式中，第一功能部分以及均在第一功能部分下面的铁磁或亚铁磁层和支撑层的宽度——在垂直于磁跑道方向的方向上所看到的——大于第二功能部分以及均在第二功能部分下面的铁磁或亚铁磁层和支撑层的宽度，或者反之亦然。在第三部分(第一部分与第二部分之间的界面部分)的两侧的跑道形状的这种不对称性还导致在从较小宽度至较大宽度的方向上与相反方向相比抑制畴成核的可能性的不对称性。因此，难以在具有较大宽度的IP区域一侧使反向畴(reverse domain)成核(nucleate)。当DW从较小侧到达V形IP区域时，它们被钉扎并且不能通过反转器。相反，由于“V”的顶点内侧上的成核中心不受影响，所以从较宽侧入射的DW可以朝向具有较小宽度的一侧传输。针对和DW两者都观察到这种表现。因此，反向畴的成核(nucleation)针对正电流和负电流是高度不对称的，但与DW极性无关。
[0018]优选地，在该示例中，沿磁跑道(RT)看到的宽度的路线(course)可以具有阶跃函数的形状。因此，具有较大宽度的一侧的宽度w1大于IP部分(第三部分)另一侧的宽度w2。
[0019]设备的其他优选实施方式由其他从属权利要求限定。
[0020]关于逻辑门的实现的目的根据本专利技术通过包括多个根据前述权利要求中任一项所述的设备的逻辑门来实现，其中，表示逻辑门的逻辑输入的两个磁跑道基本上是径向地优选地呈V形或Y形地设置，以共享铁磁或亚铁磁层的公共第二区域——所述第二区域由此表示逻辑门的逻辑输出——并且共享功能层的第二功能部分，其中，两个磁跑道的第一区域由可确定磁化的磁偏置区域分开，并且其中，功能层的第三区域被布置成与两个磁跑道的径向布置(优选地V形或Y形布置)对齐的环形段形状的形式。
[0021]因此，本专利技术还公开了可重新配置的NAND(与非)和NOR(或非)逻辑门，并通过电流引起的畴壁运动来执行操作。因此，可以级联若干个NAND门来构建XOR(异或)门和全加器门(full adder gates)，从而示范逻辑电路中的磁数据和设备互连的电控制。本专利技术为可扩展的全电磁逻辑提供了一种可行的平台，为逻辑存储器的应用铺平了道路。
[0022]逻辑门的优选实施方式由其他从属权利要求给出。
[0023]在下文中，将参照附图更详细地描述本专利技术的优选实施方式，这些附图描绘在以下图中：
[0024]图1相邻纳米磁体之间的手性耦合和电流驱动的DW反转；
[0025]图2示意性地示出了电流驱动的DW反转器；
[0026]图3示意性地示出了可重新配置的NAND/NOR逻辑门；
[0027]图4示意性地示出了数据流和级联的DW逻辑电路的电控制；
[0028]图5示意性地示出了OOP
‑
IP
‑
OOP结构中的电流驱本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于使用由自旋轨道矩引起的磁畴壁运动的概念来存储和/或处理数据的设备(2)，所述设备包括：a)由导电材料制成的支撑层(4)；b)设置在所述支撑层(4)上的铁磁或亚铁磁层(6)，所述铁磁或亚铁磁层(6)能够表现出可调谐磁各向异性并提供磁跑道(RT)；c)设置在所述铁磁或亚铁磁层(6)上的在所述可调谐磁各向异性方面的功能层(8)，所述功能层(8)具有第一功能部分(10)和第二功能部分(12)以及在所述第一功能部分(10)和所述第二功能部分(12)之间的第三功能部分(14)，其中，所述功能层(8)的所述第一部分和所述第二部分使得所述铁磁或亚铁磁层(6)能够具有垂直于所述层(4，6，8)的平面的OOP磁化，并且所述功能层的所述第三部分使得所述铁磁或亚铁磁层(6)能够具有仅平行于所述层(4，6，8)的平面的IP磁化；其中：d)垂直且向上取向的OOP磁化表示逻辑“0”并且向下取向表示逻辑“1”，或者反之亦然，或者在一个方向上的IP磁化表示逻辑“0”并且在另一方向上的表示逻辑“1”，或者反之亦然；e)响应于将由所述第一部分(10)覆盖的所述铁磁或亚铁磁层(6)的第一区域(18)中的畴壁(DW)沿着所述磁跑道(RT)朝向在所述第一部分(10)至所述第三部分(14)的过渡处给出的界面(20)移动，所述逻辑“1”或逻辑“0”能够被编码在由所述第二部分(12)覆盖的所述铁磁或亚铁磁层(6)的第二区域(16)中，或者被编码在所述铁磁或亚铁磁层(6)的所述第三区域中，并且反之亦然；以及f)向所述支撑层(4)的电流供应(22)，其中，施加至所述支撑层(4)的受控电流脉冲使所述磁畴壁(DW)可确定地沿所述磁跑道(RT)移动。2.根据权利要求1所述的设备(2)，其中，所述功能层的所述第一部分和所述第二部分的功能是通过以下中至少之一来实现的：a)所述第一部分和所述第二部分的所述功能层是金属氧化物层，而所述第三部分是金属层；b)所述第三部分是绝缘层，所述绝缘层包括电极，所述电极使得能够在所述铁磁或亚铁磁层上在OOP方向上施加电场；c)所述功能层的所述第三部分是被固态质子泵穿透的金属氧化物层；和/或d)所述功能层的所述第三部分是被氦和/或镓聚焦离子束穿透的金属氧化物层。3.根据权利要求1或2所述的设备(2)，其中，所述导电材料选自由以下各项组成的组：铂；W、Ta、Ir、Pd、Ru、WOx、WNx、TaN、CuBi、PtxCul
...

【专利技术属性】
技术研发人员：罗昭初，阿莱斯，
申请(专利权)人：保罗，
类型：发明
国别省市：