【技术实现步骤摘要】
【国外来华专利技术】具有感测放大器的边缘存储器阵列垫
[0001]相关申请的交叉参考
[0002]本申请根据35U.S.C.
§
119要求2020年2月7日申请的第16/785,179号美国专利申请的较早申请日的权益。本申请以全文引用的方式并入本文中并用于所有目的。
技术介绍
[0003]动态随机存取存储器(DRAM)装置阵列的当前实施方案实施存储器单元的偶数和奇数行分段交错的行分段区段。感测放大器连接到依序行分段，并且在读取另一行分段时，将两个行分段中的一个用作参考。结果，在阵列的边缘处，行分段区段包含边界行分段。这些边界分段与其它行分段区段交错，但其它行分段区段不连接到允许其用于存储数据的电路系统。因此，在这些边界行分段区段中，区段中的存储器单元的仅一半用于存储数据。因为仅使用存储器单元的一半，所以阵列的边缘周围的相当大的区域被未使用存储器单元耗用。
技术实现思路
[0004]本文中描述了实例设备、存储器、半导体装置、方法、系统等。一种实例设备可包含第一存储器阵列垫，其包含在第一方向上形成的多个存取线分段，其中多个存...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种设备，其包括：第一存储器阵列垫，其包括在第一方向上形成的多个存取线分段，其中所述多个存取线分段中的存取线分段耦合到第一计数的存储器单元行；第二存储器阵列垫，其邻近于所述第一存储器阵列垫的边缘形成，所述第二存储器阵列垫包括：第一多个存取线分段对，其在所述第一方向上形成，其中所述第一多个存取线分段对中的每一对由相应空间分隔开，其中所述第一多个存取线分段对中的一对的存取线分段耦合到第二计数的存储器单元行；第二多个存取线分段对，其在所述第一方向上形成且与所述第一多个存取线分段对交错，其中所述第二多个存取线分段对中的每一对由相应空间分隔开，其中所述第二多个存取线分段对中的一对的存取线分段耦合到第二计数的存储器单元行；以及多个存取线跳线，其中所述多个存取线跳线中的存取线跳线被配置成跨越所述相应空间将所述第二多个存取线分段对中的一对的第一存取线分段与所述第二多个存取线分段对中的所述一对的第二存取线分段电耦合以形成相应经组合存取线分段；第一感测放大器组，其在垂直于所述第一方向的第二方向上在所述第一存储器阵列垫与所述第二存储器阵列垫之间延伸，其中所述第一感测放大器组包含耦合到所述多个存取线分段中的一个且耦合到第二多个存取线分段的对中的一个的所述相应经组合存取线分段的感测放大器；以及第二感测放大器组，其在所述第二方向上沿着形成在所述第一多个存取线分段对和所述第二多个存取线分段对中的对之间的所述相应空间延伸；其中所述第二感测放大器组包含耦合到所述第一多个存取线分段对中的一对的第一存取线分段和第二存取线分段的感测放大器。2.根据权利要求1所述的设备，其中存储器单元行的所述第一计数大于存储器单元行的所述第二计数。3.根据权利要求1所述的设备，其中存储器单元行的所述第一计数为存储器单元行的所述第二计数的两倍。4.根据权利要求1所述的设备，其中所述第一感测放大器组中的所述感测放大器示意性地类似于所述第二感测放大器组中的所述感测放大器。5.根据权利要求1所述的设备，其中所述第一感测放大器组中的所述感测放大器示意性地不同于所述第二感测放大器组中的所述感测放大器。6.根据权利要求1所述的设备，其中所述第一感测放大器组中的所述感测放大器包含阈值电压补偿电路系统。7.根据权利要求1所述的设备，其中所述多个存取线跳线中的所述存取线跳线包含形成在不同于用于形成所述第一多个存取线对和所述第二多个存取线对的第二金属层的第一金属层中的部分。8.根据权利要求7所述的设备，其中所述多个存取线跳线中的所述存取线跳线包含从所述第一金属层竖直地延伸到所述存取线跳线的第二金属层部分的通孔。9.根据权利要求1所述的设备，其中所述第二存储器阵列垫为边缘存储器阵列垫。10.根据权利要求1所述的设备，其进一步包括：
第三存储器阵列垫，其邻近于所述第一存储器阵列垫的与所述第二存储器阵列垫相对的第二边缘形成，所述第三存储器阵列垫包括：第三多个存取线分段对，其在所述第一方向上形成，其中所述第三多个存取线分段对中的每一对由相应空间分隔开，其中所述第三多个存取线分段对中的一对的存取线分段耦合到第二计数的存储器单元行；第四多个存取线分段对，其在所述第一方向上形成且与所述第三多个存取线分段对交错，其中所述第四多个存取线分段对中的每一对由相应空间分隔开，其中所述第四多个存取线分段对中的一对的存取线分段耦合到第二计数的存储器单元行；以及第二多个存取线跳线，其中所述第二多个存取线跳线中的存取线跳线被配置成跨越所述相应空间将...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。