【技术实现步骤摘要】
具有校准功能的存储器
[0001]本专利技术涉及一种具有校准功能的存储器。
技术介绍
[0002]关于存储器，按读写功能可以划分为只读存储器(ROM)和随机读写存储器(RAM)。只读存储器中存储的内容是固定不变的，是只能读出而不能写入的半导体存储器；而随机读写存储器是既能读出又能写入的存储器。此外，随机读写存储器又可分为SRAM(静态)和DRAM(动态)。其中SRAM又包括SDR SRAM、DDR SRAM、QDR SRAM、ZBT SRAM等；DRAM又包括SDRAM、DDR DRAM、RDRAM。
[0003]DRAM是一种时钟同步式存储器，其以处理器发出的时钟信号为基准进行动作。用于定义动作的命令信号和用于指定存储器单元的地址信号并行发送，并与时钟的上升沿同步。DDR数据传输中，DQ Strobe(DQS)信号成为基准以代替时钟，并通过DQ总线进行数据传输。命令信号和地址信号仅同步到时钟的上升沿，而数据信号同步到DQS的上升沿和下降沿。时钟、命令信号、地址信号从处理器单向输入DRAM，而DQS和DQ是双向的，在...
【技术保护点】
【技术特征摘要】
1.一种具有校准功能的存储器，包括输入接收单元、存储单元、校准单元，所述输入接收单元包括第一比较器、第二比较器、第三比较器、第四比较器，且该输入接收单元将1个串行的数据时钟信号分为并行的第一数据时钟分信号、第二数据时钟分信号、第三数据时钟分信号、第四数据时钟分信号之后，分别输入到所述第一比较器、所述第二比较器、所述第三比较器、所述第四比较器的时钟信号输入端子，并且向所述第一比较器、所述第二比较器、所述第三比较器、所述第四比较器的参考电压输入端子分别输入参考电压信号，向所述第一比较器、所述第二比较器、所述第三比较器、所述第四比较器的数据信号输入端子分别输入数据信号，在所述第一比较器、所述第二比较器、所述第三比较器、所述第四比较器中，对所述参考电压信号和所述数据信号进行比较之后，从所述第一比较器、所述第二比较器、所述第三比较器、所述第四比较器的输出端子分别输出数字输出信号，所述第一比较器、所述第二比较器、所述第三比较器、所述第四比较器的参考电压输入端子彼此连接，所述第一比较器、所述第二比较器、所述第三比较器、所述第四比较器的数据信号输入端子彼此连接，在所述参考电压输入端子与多个去耦触发端子之间分别并联连接多个去耦电容器，将从所述第一比较器、所述第二比较器、所述第三比较器、所述第四比较器的输出端子分别输出...
【专利技术属性】
技术研发人员：赖荣钦，
申请(专利权)人：东芯半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。