半导体器件制造技术

本公开涉及半导体器件。一种半导体器件包括半导体衬底、形成在半导体衬底上的栅极电介质膜、形成在栅极电介质膜上的栅极电极、与栅极电极一体形成的场板部、与场板部接触的阶梯电介质膜、以及高电介质常数膜，该高电介质常数膜与阶梯电介质膜接触并且具有高于硅的电介质常数。介质常数。介质常数。

【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]于2021年5月21日提交的日本专利申请号2021
‑
085964的公开内容(包括说明书、附图和摘要)通过整体引用并入本文。


[0003]本专利技术涉及一种半导体器件，并且例如涉及适用于包括横向扩散MOSFET(LDMOSFET：横向扩散金属氧化物半导体场效应晶体管)的半导体器件的技术。

技术介绍

[0004]下面列出了公开的技术。
[0005][非专利文献1]Keita Takahashi、Kanako Komatsu、Toshihiro Sakamoto、Koji Kimura和Fumitomo Matsuoka“Hot
‑
carrier Induced Off
‑
state Leakage Current Increase of LDMOS and Approach to Overcome the Phenomenon”(Proceedings of the 30th International Sympo本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：半导体衬底；栅极电介质膜，形成在所述半导体衬底上；栅极电极，形成在所述栅极电介质膜之上；场板部，与所述栅极电极一体形成；阶梯电介质膜，与所述场板部接触；以及高电介质常数膜，具有高于硅的电介质常数，所述高电介质常数膜与所述阶梯电介质膜接触。2.根据权利要求1所述的半导体器件，其中所述高电介质常数膜具有通过转移位于所述阶梯电介质膜下方的所述半导体衬底的表面上的费米能级来在所述半导体衬底的所述表面上形成位垒的功能。3.根据权利要求1所述的半导体器件，其中所述高电介质常数膜的材料包括HfSiO、HfSiON、HfAlON、Y2O3或Al2O3中的任何一种。4.根据权利要求1所述的半导体器件，其中所述高电介质常数薄膜包括：第一部分，夹在所述栅极电介质膜与所述栅极电极之间；以及第二部分，夹在所述阶梯电介质膜与所述栅极电介质膜之间。5.根据权利要求1所述的半导体器件，其中所述高电介质常数膜由夹在所述阶梯电介质膜与所述栅极电介质膜之间的部分形成。6.根据权利要求1所述的半导体器...

【专利技术属性】
技术研发人员：小清水亮，中柴康隆，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：