一种高速波导探测器及其制备方法技术

本发明专利技术公开一种高速波导探测器，包括：第一波导层及吸收层，还包括：位于第一波导层与吸收层之间的第二波导层。本发明专利技术还公开一种高速波导探测器的制备方法。本发明专利技术的结构设计避免了传统设计边缘区容易击穿的问题；在偏压较低或为0V的情况下本发明专利技术所提出的技术手段能使吸收区边缘部分的电场较强，使载流子能够快速飘移运动，从而保证了足够高的带宽；工艺流程与CMOS工艺兼容，所用的工艺步骤均为常规工艺，适合大规模量产。适合大规模量产。适合大规模量产。

【技术实现步骤摘要】
一种高速波导探测器及其制备方法


[0001]本专利技术涉及半导体
，尤其涉及一种高速波导探测器及其制备方法。

技术介绍

[0002]Ge探测器是一种可在硅光片上集成的探测器，一般通过CVD外延的方式在硅上外延生长Ge，由于晶格的影响，Ge的外形近似于梯形，因此在Ge层边缘区域厚度极薄。
[0003]如图1所示，光从硅波导层101的一侧输入，耦合到Ge层102时，会在Ge层102的边缘与中心位置处产生光生载流子。一般在形成PIN结时，需避免在边缘区域注入离子，否则边缘区域由于厚度太薄极容易击穿。因此如图1所示的结构，顶部N型掺杂区103离Ge层102的边缘较远，其宽度小于Ge层102的底部区域，因此边缘区域电场较弱，这会使斜边下方的边缘区域的光生载流子漂移速度很难达到饱和飘移速度，从而限制了探测器的带宽。
[0004]为解决上述技术问题，本领域技术人员采取的方式一般是增加N极和P极之间的电压，使边缘区域内的电场变强，从而部分地提升带宽。但这种方法有三点不足：一是Ge层102的左下角和右下角部分，即虚线框内的吸收层内电场仍然很弱，带宽不能提升到很高的水平；二是提高工作电压，探测器的暗电流会显著增大；三是有一些应用场景中要集成大量的高速探测器，高偏压带来的功耗增大是十分显著的。

技术实现思路

[0005]为解决上述技术问题，本专利技术提供一种高速波导探测器及其制备方法。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。
[0006]本专利技术采用如下技术方案：
[0007]本专利技术提供一种高速波导探测器，包括：第一波导层及吸收层，还包括：位于所述第一波导层与所述吸收层之间的第二波导层；
[0008]所述第二波导层掺杂区域的宽度小于所述吸收层底边的宽度；
[0009]所述吸收层顶部掺杂区域的宽度大于等于所述吸收层底边的宽度，或，小于所述吸收层底边的宽度的同时大于所述第二波导层掺杂区域的宽度。
[0010]进一步的，所述第一波导层的掺杂区域与所述第二波导层的掺杂区域部分重合。
[0011]进一步的，所述吸收层顶部设置掺杂层，离子注入所述掺杂层以形成所述吸收层的顶部掺杂区域，或离子直接注入所述吸收层的上表层以形成顶部掺杂区域。
[0012]进一步的，所述吸收层的材料为本征Ge、N/P型掺杂的Ge、GeSi合金、量子点材料、半导体体块材料或量子肼材料；当所述吸收层的材料为N/P型掺杂的Ge时，掺杂浓度小于所述吸收层的顶部和底部的掺杂浓度。
[0013]进一步的，所述第一波导层及所述第二波导层的材料为可做P型或N型掺杂的材料；所述第一波导层及所述第二波导层的掺杂极性相同，均为P型掺杂或N型掺杂；所述吸收
层顶部掺杂极性与所述第一波导层及所述第二波导层的掺杂极性相反。
[0014]本专利技术还提供一种高速波导探测器的制备方法，包括：
[0015]在第一波导层上外延生长第二波导层，并对所述第二波导层进行离子掺杂；
[0016]在所述第二波导层上外延生长吸收层，并在所述吸收层的顶部进行离子掺杂；
[0017]其中，所述第二波导层掺杂区域的宽度小于所述吸收层底边的宽度；
[0018]所述吸收层顶部掺杂区域的宽度大于等于所述吸收层底边的宽度，或，小于所述吸收层底边的宽度的同时大于所述第二波导层掺杂区域的宽度。
[0019]进一步的，该方法之前还包括：对所述第一波导层进行离子掺杂；其中，所述第一波导层的掺杂区域与所述第二波导层的掺杂区域部分重合。
[0020]进一步的，所述在吸收层的顶部进行离子掺杂的过程为在所述吸收层顶部外延生长掺杂层，将离子注入所述掺杂层以形成所述吸收层的顶部掺杂区域，或将离子直接注入所述吸收层的上表层以形成顶部掺杂区域。
[0021]进一步的，所述吸收层的材料为本征Ge、N/P型掺杂的Ge、GeSi合金、量子点材料、半导体体块材料或量子肼材料；当所述吸收层的材料为N/P型掺杂的Ge时，掺杂浓度小于所述吸收层的顶部和底部的掺杂浓度。
[0022]进一步的，所述第一波导层及所述第二波导层的材料为可做P型或N型掺杂的材料；所述第一波导层及所述第二波导层的掺杂极性相同，均为P型掺杂或N型掺杂；所述吸收层顶部掺杂极性与所述第一波导层及所述第二波导层的掺杂极性相反。
[0023]本专利技术所带来的有益效果：本专利技术的结构设计避免了传统设计边缘区容易击穿的问题；在偏压较低或为0V的情况下本专利技术所提出的技术手段能使吸收区边缘部分的电场较强，使载流子能够快速飘移运动，从而保证了足够高的带宽；工艺流程与CMOS工艺兼容，所用的工艺步骤均为常规工艺，适合大规模量产。
附图说明
[0024]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0025]图1是现有技术中硅上Ge探测器的结构示意图；
[0026]图2是本专利技术一种高速波导探测器的结构示意图；
[0027]图3是吸收层顶部掺杂区域的宽度等于吸收层底边宽度时的示意图；
[0028]图4是吸收层顶部掺杂区域的宽度大于吸收层底边宽度时的示意图；
[0029]图5是吸收层顶部掺杂区域小于吸收层底边的宽度的同时大于第二波导层掺杂区域的宽度时的示意图；
[0030]图6是本征吸收层的形状示意图；
[0031]图7是本专利技术一种高速波导探测器制备方法的流程图。
具体实施方式
[0032]下面结合附图对本专利技术实施例进行详细描述。应当明确，所描述的实施例仅仅是
本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。
[0033]如图2
‑
6所示，本专利技术提供一种高速波导探测器，包括：第一波导层1、第二波导层2及吸收层3，即本专利技术具有两层波导，且第二波导层2位于第一波导层1与吸收层3之间。
[0034]吸收层3的材料为本征Ge、N/P型掺杂的Ge、GeSi合金、量子点材料、半导体体块材料或量子肼材料，如InGaAs量子点材料、InP系半导体体块材料。当吸收层3的材料为N型或P型掺杂的Ge时，N型或P型掺杂浓度小于吸收层3顶部和底部的掺杂浓度，吸收层3底部的掺杂浓度即指第二波导层2的掺杂浓度；当吸收层3的材料为GeSi合金时，本专利技术对两种材料的比例不进行限定。
[0035]第一波导层1与第二波导层2的材料为可做P型或N型掺杂的材料，如硅、GaAs、InP。
[0036]下本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高速波导探测器，包括：第一波导层及吸收层，其特征在于，还包括：位于所述第一波导层与所述吸收层之间的第二波导层；所述第二波导层掺杂区域的宽度小于所述吸收层底边的宽度；所述吸收层顶部掺杂区域的宽度大于等于所述吸收层底边的宽度，或，小于所述吸收层底边的宽度的同时大于所述第二波导层掺杂区域的宽度。2.根据权利要求1所述的一种高速波导探测器，其特征在于，所述第一波导层的掺杂区域与所述第二波导层的掺杂区域部分重合。3.根据权利要求2所述的一种高速波导探测器，其特征在于，所述吸收层顶部设置掺杂层，离子注入所述掺杂层以形成所述吸收层的顶部掺杂区域，或离子直接注入所述吸收层的上表层以形成顶部掺杂区域。4.根据权利要求3所述的一种高速波导探测器，其特征在于，所述吸收层的材料为本征Ge、N/P型掺杂的Ge、GeSi合金、量子点材料、半导体体块材料或量子肼材料；当所述吸收层的材料为N/P型掺杂的Ge时，掺杂浓度小于所述吸收层的顶部和底部的掺杂浓度。5.根据权利要求4所述的一种高速波导探测器，其特征在于，所述第一波导层及所述第二波导层的材料为可做P型或N型掺杂的材料；所述第一波导层及所述第二波导层的掺杂极性相同，均为P型掺杂或N型掺杂；所述吸收层顶部掺杂极性与所述第一波导层及所述第二波导层的掺杂极性相反。6.一种高速波导探测器的制备方法，其特征在于，包括：在第一波导层上外延生长第二波导层，并对所述第二波导层进行离子掺杂...

【专利技术属性】
技术研发人员：祁帆，石彬，蔡鹏飞，
申请(专利权)人：NANO科技北京有限公司，
类型：发明
国别省市：