微处理器多路测频系统及其测频方法技术方案

本发明专利技术公开了一种微处理器多路测频系统及其方法，所述系统由微处理器、外部晶振及处理器片上定时器实现，包括高频时钟模块、闸门信号定时器、第一整周期脉冲计数器、第二整周期脉冲计数器、第一闸门信号定时器捕获通道、第二闸门信号定时器捕获通道、数据处理模块。所述闸门信号定时器对高频时钟脉冲进行周期性计数，触发第一定时器TIMER1中断服务函数；所述第一整周期脉冲计数器对被测信号1上升沿计数，所述第二整周期脉冲计数器对被测信号2上升沿计数；第一定时器TIMER1的通道1捕获被测信号1，通道2捕获被测信号2，上升沿触发。所述数据处理模块根据有效捕获值和脉冲个数计算出被测信号的频率。本发明专利技术有效降低硬件电路复杂程度，节约成本。节约成本。节约成本。

【技术实现步骤摘要】
微处理器多路测频系统及其测频方法


[0001]本专利技术涉及一种微处理器多路测频系统及其测频方法，属于电子电路


技术介绍

[0002]惯导系统中，测频通常采用振梁加速度计，振梁加速度计在测频过程中对其输入的加速度用两路TTL方波信号的频率差表示，为真实反应输入的加速度，对两路方波信号的频率测量要同步连续进行，尤其是在大动态条件下，同步、连续、高速的要求更加严格。另外，通过多只振梁加速度计同步测量有利于提高惯导系统解算精度，为此，通常采用大动态高精度FDC(频率数字转换)同时对多只振梁加速度计输出的TTL方波信号进行同步、连续、高速、精确测频，以连续测量同一时间间隔内的多只振梁加速度计的输入加速度，从而确保单只振梁加速度计的测量精度和惯导系统的解算精度。
[0003]传统的高精度测频通常采用FPGA集成电路完成待测信号滤波模块、锁存和清零信号产生模块、整周期计数器模块、填充脉冲计数器模块和计数锁存模块，实现多路频率信号的测量。随着国产化、小型号、低成本进程的推进，微处理器逐渐替代了FPGA集成电路，传统的测频手段不能满足使用要求。如果能够用微处理器实现高精度测频，满足惯导系统中需求，既可以节省成本，又能降低硬件电路复杂程度。

技术实现思路

[0004]本专利技术的目的是针对发展需求和现有技术存在的问题，提供一种基于微处理器的测频系统及其测频方法，同时测量多路信号的频率，并保障测频结果的准确性。
[0005]为实现本专利技术目的，本专利技术提供的微处理器多路测频系统采取技术方案如下：
[0006]所述测频系统由微处理器、外部晶振及处理器片上定时器实现，包括高频时钟模块、闸门信号定时器、第一整周期脉冲计数器、第二整周期脉冲计数器、第一闸门信号定时器捕获通道、第二闸门信号定时器捕获通道、数据处理模块。
[0007]所述高频时钟模块由所述微处理器的时钟控制单元对外部晶振的时钟分频、倍频产生；
[0008]所述闸门信号定时器由所述微处理器片上的第一定时器TIMER1实现，其对高频时钟脉冲进行周期性计数，并将计数结果锁存在第一定时器TIMER1的计数器寄存器，同时第一定时器TIMER1产生周期性中断，上升沿有效，触发第一定时器TIMER1中断服务函数；
[0009]所述第一整周期脉冲计数器由所述微处理器片上的第二定时器TIMER2实现，触发源为滤波后的外部触发输入待测信号1，上升沿有效，并将计数结果锁存在第二定时器TIMER2的计数器寄存器；
[0010]所述第二整周期脉冲计数器由所述微处理器片上的第三定时器TIMER3实现，触发源为滤波后的外部触发输入待测信号2，上升沿有效，并将计数结果锁存在第三定时器TIMER3的计数器寄存器；
[0011]所述第一闸门信号定时器捕获通道在所述第一定时器TIMER1的第一通道捕获待
测信号1，将在TIMER1的第一通道输入引脚上捕获到上升沿时刻，TIMER1计数器当前的值锁存在TIMER1第一通道捕获寄存器；
[0012]所述第二闸门信号定时器捕获通道在所述第一定时器TIMER1的第二通道捕获待测信号2，将在TIMER1的第二通道输入引脚上捕获到上升沿时刻，TIMER1计数器当前的值锁存在TIMER1第二通道捕获寄存器；
[0013]所述数据处理模块对所述第一整周期脉冲计数器锁存的第二定时器TIMER2计数器寄存器值、第二整周期脉冲计数器锁存的第三定时器TIMER3计数器寄存器值、第一闸门信号定时器捕获通道锁存的第一定时器TIMER1第一通道捕获寄存器值、第二闸门信号定时器捕获通道锁存的第一定时器TIMER1第二通道捕获寄存器值进行计算，获得被测信号的频率。
[0014]根据本专利技术又一方面，提供的微处理器多路测频方法采取技术方案如下：
[0015]所述第一闸门信号定时器捕获通道在所述第一定时器TIMER1的第一通道捕获待测信号1，将在TIMER1的第一通道输入引脚上捕获到上升沿时刻TIMER1计数器当前的值，锁存在TIMER1第一通道捕获寄存器；所述第二闸门信号定时器捕获通道在所述第一定时器TIMER1的第二通道捕获待测信号2，将在TIMER1的第二通道输入引脚上捕获到上升沿时刻TIMER1计数器当前的值，锁存在TIMER1第二通道捕获寄存器；
[0016]所述第一整周期脉冲计数器由第二定时器TIMER2对被测信号1上升沿计数，所述第二整周期脉冲计数器由第三定时器TIMER3对被测信号2上升沿计数；
[0017]所述第一定时器TIMER1中断服务函数中，所述数据处理模块周期性读取所述第二定时器TIMER2、第三定时器TIMER3计数值，记录被测信号1和被测信号2本周期、上周期的脉冲计数个数分别为N1
i
、N1
i
‑1和N2
i
、N2
i
‑1；读取所述第一闸门信号定时器第一通道捕获寄存器的值，记录被测信号1本周期、上周期捕获到触发沿时刻第一定时器TIMER1第一通道捕获寄存器值分别为t1
i
、t1
i
‑1；读取所述第二所述闸门信号定时器第二通道捕获寄存器的值，记录被测信号2本周期、上周期捕获到触发沿时刻第一定时器TIMER1第二通道捕获寄存器值分别为和t2
i
、t2
i
‑1，则，
[0018]被测信号1频率为:被测信号2频率为:
[0019]进一步的，所述数据处理模块对所得的数据进一步修正处理，方法如下：
[0020]以被测信号1为例，所述第一定时器TIMER1中断服务函数中，数据处理模块读取被测信号脉冲计数个数和捕获到触发沿时刻的第一定时器TIMER1通道捕获寄存器的值，获得本周期和上周期有效的脉冲计数个数和捕获计数器值N1
i
、N1
i
‑1和t1
i
、t1
i
‑1，则ΔN1
i
＝N1
i
‑
N1
i
‑1、Δt1
i
＝t1
i
‑
t1
i
‑1,
[0021]若ΔN1
i
＞0，则ΔN1
i
＝ΔN1
i
，否则ΔN1
i
＝ΔN1
i
+65536；
[0022]若Δt1
i
＜
‑
T
G
/2,则Δt1
i
＝Δt1
i
+T
G
,若Δt1
i
＞T
G
/2,则Δt1
i
＝Δt1
i
‑
T
G
，否则Δt1
i
＝Δt1
i
；
[0023]数据处理模块计算被测信号1的频率
[0024]在中断服务函数中周期本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种微处理器多路测频系统，其特征在于，所述测频系统由微处理器、外部晶振及处理器片上定时器实现，包括高频时钟模块、闸门信号定时器、第一整周期脉冲计数器、第二整周期脉冲计数器、第一闸门信号定时器捕获通道、第二闸门信号定时器捕获通道、数据处理模块，所述高频时钟模块由所述微处理器的时钟控制单元对外部晶振的时钟分频、倍频产生；所述闸门信号定时器由所述微处理器片上的第一定时器TIMER1实现，其对高频时钟脉冲进行周期性计数，并将计数结果锁存在第一定时器TIMER1的计数器寄存器，同时第一定时器TIMER1产生周期性中断，上升沿有效，触发第一定时器TIMER1中断服务函数；所述第一整周期脉冲计数器由所述微处理器片上的第二定时器TIMER2实现，触发源为待测信号1，上升沿有效，并将计数结果锁存在第二定时器TIMER2的计数器寄存器；所述第二整周期脉冲计数器由所述微处理器片上的第三定时器TIMER3实现，触发源为待测信号2，上升沿有效，并将计数结果锁存在第三定时器TIMER3的计数器寄存器；所述第一闸门信号定时器捕获通道在所述第一定时器TIMER1的第一通道捕获待测信号1，并将在TIMER1的第一通道输入引脚上捕获到上升沿时刻，TIMER1计数器当前的值锁存在TIMER1第一通道捕获寄存器；所述第二闸门信号定时器捕获通道在所述第二定时器TIMER1的第二通道捕获待测信号2，并将在TIMER1的第二通道输入引脚上捕获到上升沿时刻，TIMER1计数器当前的值锁存在TIMER1第二通道捕获寄存器；所述数据处理模块对所述第一整周期脉冲计数器锁存的第二定时器TIMER2计数器寄存器值、第二整周期脉冲计数器锁存的第三定时器TIMER3计数器寄存器值、第一闸门信号定时器捕获通道锁存的第一定时器TIMER1第一通道捕获寄存器值、第二闸门信号定时器捕获通道锁存的第一定时器TIMER1第二通道捕获寄存器值进行计算，获得被测信号的频率。2.一种基于微处理器多路测频系统的测频方法，其特征在于，所述第一闸门信号定时器捕获通道在所述第一定时器TIMER1的第一通道捕获待测信号1，并将在TIMER1的第一通道输入引脚上捕获到上升沿时刻，TIMER1计数器当前的值锁存在TIMER1第一通道捕获寄存器；所述第二闸门信号定时器捕获通道在所述第二定时器TIMER1的第二通道捕获待测信号2，并将在TIMER1的第二通道输入引脚上捕获到上升沿时刻，TIMER1计数器当前的值锁存在TIMER1第二通道捕获寄存器。所述第一整周期脉冲计数器的第二定时器TIMER2对被测信号1上升沿计数，所述第二整周期脉冲计数器2的第三定时器TIMER3对被测信号2上升沿计数，所述第一定时器TIMER1中断服务函数中，所述数据处理模块周期性读取所述第二定时器TIMER2、第三定时器TIMER3计数值，记录被测信号1和被测信号2本周期、上周期的脉冲计数个数分别为N1
i
、N1
i
‑1和N2
i
、N2
i
‑1，读取所述第一闸门信号定时器捕获通道捕获寄存器的值，记录被测信号1本周期、上周期捕获到触发沿时刻的第一定时器TIMER1第一通道捕获寄存器值分别为t1
i
、t1
i
‑1；读取所述第二所述闸门信号定时器捕获通道捕获寄存器的值，记录被测信号2本周期、上周期捕获到触发沿时刻的第一定时器TIMER1第二通道捕获寄存器值分别为和t2
i
、t2
i
‑1,则,
被测信号1频率为:被测信号2频率为:3.根据权利要求2所述的一种基于微处理器多路测频系统的测频方法...

【专利技术属性】
技术研发人员：张艳芳，熊官送，袁寰，张伟彬，张天宇，
申请(专利权)人：北京自动化控制设备研究所，
类型：发明
国别省市：