降压电路制造技术

本申请提供一种降压电路，包括包括降压模块、基准模块和反馈模块；降压模块，被配置为根据输入电压获取控制电压，并根据控制电压将输入电压进行降压得到输出电压；基准模块，被配置为根据温度系数降低温度对输出电压的影响得到基准电压；反馈模块，被配置为对基准电压进行采样得到采样电压，并根据采样电压调整控制电压。本申请通过降压模块对宽范围的输入电压进行降压，通过基准模块对电子芯片内的温度影响进行消除，通过反馈模块对输出电压进行采样，并根据采样结果反馈控制降压模块，防止输出电压偏离预设的电压值，从而得到宽输入范围、低温漂的输出电压。低温漂的输出电压。低温漂的输出电压。

【技术实现步骤摘要】
降压电路


[0001]本申请属于降压
，尤其涉及一种降压电路。

技术介绍

[0002]随着社会的发展和科技的进步，电子芯片越来越多地应用在各个领域和行业中。在电子芯片中往往设置有降压电路，用来降低输入电压，为电子芯片提供需求的输出电压。
[0003]传统降压电路的输入电压范围一般较窄，当输入电压范围较宽且输入电压值较高时，如果将产生的输出电压直接向其他电路供电，则可能会导致其他电路内的场效应管(Metal oxide semiconductor，MOS管)击穿，从而导致电路失效；同时电子芯片内的较大的温度变化也会对输出电压产生影响。

技术实现思路

[0004]本申请的目的在于提供一种降压电路，旨在解决传统降压电路输入电压范围较窄、受温度变化影响的问题。
[0005]为了实现上述目的，第一方面，本申请实施例提供了一种降压电路，包括电压输入端、电压输出端、降压模块、基准模块和反馈模块；
[0006]所述降压模块分别与电压输入端和电压输出端电连接，所述降压模块还分别与所述基准模块和所述反馈模块电连接，所述基准模块分别与所述反馈模块和所述电压输出端电连接；
[0007]所述降压模块，被配置为根据输入电压获取控制电压，并根据所述控制电压将所述输入电压进行降压得到输出电压；
[0008]所述基准模块，被配置为根据温度系数降低温度对所述输出电压的影响得到基准电压；
[0009]所述反馈模块，被配置为对所述基准电压进行采样得到采样电压，并根据所述采样电压调整所述控制电压。
[0010]在第一方面的一种可能的实施方式中，所述降压模块包括第一PMOS管；
[0011]所述第一PMOS管的栅极与所述电压输入端和所述反馈模块电连接，所述第一PMOS管的源极与所述电压输入端电连接，所述第一PMOS管的漏极与所述基准模块和所述电压输出端电连接。
[0012]在第一方面的另一种可能的实施方式中，所述基准模块包括第一三极管、第二三极管、第五三极管、第一电阻、第二电阻、第三电阻和第六电阻；
[0013]所述第一三极管的发射极接地，所述第一三极管的基极与所述第二三极管的基极电连接，所述第一三极管的集电极与所述第一电阻的一端电连接；所述第二三极管的发射极与所述第六电阻的一端电连接，所述第六电阻的另一端接地；所述第二三极管的基极分别与所述第二三极管的集电极和所述第二电阻的一端电连接，所述第一电阻的另一端分别与所述第二电阻的另一端和所述第五三极管的发射极电连接，所述第五三极管的基极分别
与所述第五三极管的集电极和所述第三电阻的一端电连接，所述第三电阻的另一端分别与所述第一PMOS管的漏极和所述电压输出端电连接。
[0014]在第一方面的另一种可能的实施方式中，所述反馈模块包括第三三极管、第六NMOS管和第四电阻；
[0015]所述第三三极管的发射极接地，所述第三三极管的基极与所述第一三极管的集电极电连接，所述第三三极管的集电极与所述第六NMOS管的源极电连接，所述第六NMOS管的漏极与所述第四电阻的一端电连接，所述第四电阻的另一端与所述第一PMOS管的栅极电连接。
[0016]在第一方面的另一种可能的实施方式中，所述降压模块还包括第二PMOS管和第三PMOS管；
[0017]所述第二PMOS管的源极和所述第三PMOS管的源极均与所述电压输入端电连接，所述第二PMOS管的栅极与所述第三PMOS管的栅极电连接，所述第二PMOS管的漏极与所述第一PMOS管的栅极电连接，所述第三PMOS管的漏极与所述第三PMOS管的栅极电连接。
[0018]在第一方面的另一种可能的实施方式中，所述反馈模块还包括第四三极管、第七NMOS管和第五电阻；
[0019]所述第四三极管的发射极接地，所述第四三极管的基极与所述第二三极管的集电极电连接，所述第四三极管的集电极与所述第七NMOS管的源极电连接，所述第七NMOS管的漏极与所述第五电阻的一端电连接，所述第五电阻的另一端与所述第三PMOS管的栅极电连接。
[0020]在第一方面的另一种可能的实施方式中，所述降压电路还包括反馈补偿模块；
[0021]所述反馈补偿模块分别与所述反馈模块和所述电压输入端电连接；
[0022]所述反馈补偿模块，被配置为根据所述输入电压和所述输出电压对所述反馈模块进行补偿，防止电压过大损坏所述反馈模块；
[0023]所述反馈补偿模块包括第一电容、第二电容和第八电阻；
[0024]所述第一电容的一端与所述第六NMOS管的源极电连接，所述第一电容的另一端与所述第一PMOS管的漏极电连接；所述第二电容的一端与所述第一PMOS管的栅极电连接，所述第二电容的另一端与所述第八电阻的一端电连接，所述第八电阻的另一端与所述电压输入端电连接。
[0025]在第一方面的另一种可能的实施方式中，所述降压电路还包括偏置模块；
[0026]所述偏置模块分别与所述电压输入端和所述基准模块电连接；
[0027]所述偏置模块，被配置为根据所述输入电压为所述基准模块提供静态偏置电流；
[0028]所述偏置模块包括第五PMOS管、第五NMOS管和第八NMOS管；
[0029]所述第五PMOS管的源极与所述电压输入端电连接，所述第五PMOS管的漏极分别与所述第五NMOS管的漏极、所述第五NMOS管的栅极和所述反馈模块电连接，所述第五NMOS管的源极分别与所述第八NMOS管的漏极和所述第八NMOS管的栅极电连接，所述第八NMOS管的源极接地。
[0030]在第一方面的另一种可能的实施方式中，所述降压电路还包括启动模块；
[0031]所述启动模块分别与所述电压输入端、所述降压模块和所述反馈模块电连接；
[0032]所述启动模块，被配置为启动所述降压模块和所述反馈模块；
[0033]所述启动模块包括第四PMOS管、第六PMOS管、第七电阻、第九NMOS管、第十NMOS管；
[0034]所述第四PMOS管的源极与所述电压输入端电连接，所述第四PMOS管的漏极分别与所述第四PMOS管的栅极和所述降压模块电连接，所述第六PMOS管的源极与所述电压输入端电连接，所述第六PMOS管的漏极分别与所述第六PMOS管的栅极和所述第七电阻的一端电连接，所述第七电阻的另一端分别与所述第十NMOS管的漏极、所述第十NMOS管的栅极和所述第九NMOS管的栅极电连接，所述第九NMOS管的漏极与所述反馈模块电连接，所述第九NMOS管的源极和所述第十NMOS管的源极均接地。
[0035]在第一方面的另一种可能的实施方式中，所述降压电路还包括启动反馈模块；
[0036]所述启动反馈模块分别与所述启动模块和所述电压输出端电连接；
[0037]所述启动反馈模块，被配置为当所述降压模块正常工作后，关闭所述启动模块；
[0038]所述启动反馈模块包括第七PMOS管、第四NMOS管和第十一NMOS管；
[0039]所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种降压电路，其特征在于，包括电压输入端、电压输出端、降压模块、基准模块和反馈模块；所述降压模块分别与所述电压输入端和所述电压输出端电连接，所述降压模块还分别与所述基准模块和所述反馈模块电连接，所述基准模块分别与所述反馈模块和所述电压输出端电连接；所述降压模块，被配置为根据输入电压获取控制电压，并根据所述控制电压将所述输入电压进行降压得到输出电压；所述基准模块，被配置为根据温度系数降低温度对所述输出电压的影响得到基准电压；所述反馈模块，被配置为对所述基准电压进行采样得到采样电压，并根据所述采样电压调整所述控制电压。2.如权利要求1所述的降压电路，其特征在于，所述降压模块包括第一PMOS管；所述第一PMOS管的栅极与所述电压输入端和所述反馈模块电连接，所述第一PMOS管的源极与所述电压输入端电连接，所述第一PMOS管的漏极与所述基准模块和所述电压输出端电连接。3.如权利要求2所述的降压电路，其特征在于，所述基准模块包括第一三极管、第二三极管、第五三极管、第一电阻、第二电阻、第三电阻和第六电阻；所述第一三极管的发射极接地，所述第一三极管的基极与所述第二三极管的基极电连接，所述第一三极管的集电极与所述第一电阻的一端电连接；所述第二三极管的发射极与所述第六电阻的一端电连接，所述第六电阻的另一端接地；所述第二三极管的基极分别与所述第二三极管的集电极和所述第二电阻的一端电连接，所述第一电阻的另一端分别与所述第二电阻的另一端和所述第五三极管的发射极电连接，所述第五三极管的基极分别与所述第五三极管的集电极和所述第三电阻的一端电连接，所述第三电阻的另一端分别与所述第一PMOS管的漏极和所述电压输出端电连接。4.如权利要求3所述的降压电路，其特征在于，所述反馈模块包括第三三极管、第六NMOS管和第四电阻；所述第三三极管的发射极接地，所述第三三极管的基极与所述第一三极管的集电极电连接，所述第三三极管的集电极与所述第六NMOS管的源极电连接，所述第六NMOS管的漏极与所述第四电阻的一端电连接，所述第四电阻的另一端与所述第一PMOS管的栅极电连接。5.如权利要求4所述的降压电路，其特征在于，所述降压模块还包括第二PMOS管和第三PMOS管；所述第二PMOS管的源极和所述第三PMOS管的源极均与所述电压输入端电连接，所述第二PMOS管的栅极与所述第三PMOS管的栅极电连接，所述第二PMOS管的漏极与所述第一PMOS管的栅极电连接，所述第三PMOS管的漏极与所述第三PMOS管的栅极电连接。6.如权利要求5所述的降压电路，其特征在于，所述反馈模块还包括第四三极管、第七NMOS管和第五电阻；所述第四三极管的发射极接地，所述第四三极管的基极与所述第二三极管的集电极电连接，所述第四三极管的集电极与所述第七NMOS管的源极电连接，所述第七NMOS管的漏极与所述第五电阻的一端电连接，所述第五电阻的另一端与所述第三PMOS管的栅极电连接。
7...

【专利技术属性】
技术研发人员：郑懿，赵鹏，何明星，孙海艳，王文君，
申请(专利权)人：深圳市国微电子有限公司，
类型：发明
国别省市：