硬件上电拓扑电路及ALD设备制造技术

本发明专利技术提供一种硬件上电拓扑电路及ALD设备，其中硬件上电拓扑电路包括：限流电路，输入端与外部直流电源的输出端连接，输出端与ALD内部电源模块的输入端连接，以限制电路启动的冲击电流；大电容电路，输入端与ALD内部电源模块的输入端连接，输出端接地；延时电路，输入端与ALD内部电源模块的输入端连接，输出端与旁路电路的控制端和电源启动使能电路的控制端分别连接，以控制启动时间；旁路电路，输入端与外部直流电源的输出端连接，输出端与ALD内部电源模块的输入端连接，以进行旁路处理；电源启动使能电路，输入端与ALD内部电源模块的输入端连接，输出端与ALD内部电源模块的控制端连接，以启动ALD内部电源模块的工作。以启动ALD内部电源模块的工作。以启动ALD内部电源模块的工作。

【技术实现步骤摘要】
硬件上电拓扑电路及ALD设备


[0001]本专利技术涉及电调天线
，尤其涉及一种硬件上电拓扑电路及ALD设备。

技术介绍

[0002]电调天线设备标准组织(Antenna Interface Standards Group,AISG)3.0协议中对启动时的电流有严格的要求，具体如下：
[0003]上电后0.2
‑
50毫秒内，输入电流不大于P1/30；上电后50毫秒
‑
10秒内，输入电流不大于P1/VIN。其中，P1为稳态状态下天线线上设备(Antenna Line Device,ALD)的功耗，VIN为ALD的输入电压。
[0004]保证ALD产品能够正常使用的前提下，如何同时满足AISG3.0协议的要求，是亟待解决的重要课题。

技术实现思路

[0005]针对先关技术存在的上述问题，本专利技术提供一种硬件上电拓扑电路及ALD设备。
[0006]第一方面，本专利技术提供一种硬件上电拓扑电路，包括：限流电路、大电容电路、延时电路、旁路电路和电源启动使能电路；
[0007]所述限流电路的输入端与外部直流电源的输出端连接，输出端与ALD内部电源模块的输入端连接，用于限制电路启动时的冲击电流；
[0008]所述大电容电路的输入端与所述ALD内部电源模块的输入端连接，输出端接地；
[0009]所述延时电路的输入端与所述ALD内部电源模块的输入端连接，输出端与所述旁路电路的控制端和所述电源启动使能电路的控制端分别连接，用于控制所述旁路电路和所述电源启动使能电路的启动时间；
[0010]所述旁路电路的输入端与所述外部直流电源的输出端连接，输出端与所述ALD内部电源模块的输入端连接，用于将所述限流电路进行旁路处理；
[0011]所述电源启动使能电路的输入端与所述ALD内部电源模块的输入端连接，输出端与所述ALD内部电源模块的控制端连接，用于启动所述ALD内部电源模块的工作。
[0012]可选地，所述限流电路包括第一电阻R1、第二电阻R2、第三电阻R3、第一三极管T1和第一PMOS管Q2；所述第一电阻R1的第一端与所述外部直流电源的输出端连接，第二端与所述第一PMOS管Q2的源极连接；所述第二电阻R2的第一端与所述第一PMOS管Q2的栅极连接，第二端接地；所述第三电阻的第一端与所述第一PMOS管Q2的源极连接，第二端与所述第一PMOS管Q2的栅极连接；所述第一三极管T1的发射级与所述外部直流电源的输出端连接，基级与所述第一PMOS管Q2的源极连接，集电极与所述第一PMOS管Q2的栅极连接；所述第一PMOS管Q2的源极与所述第一三极管T1的基级连接，栅极与所述第一三极管T1的集电极连接，漏级与所述ALD内部电源模块的输入端连接。
[0013]可选地，所述限流电路通过所述第一三极管T1的启动和停止的循环，实现限流。
[0014]可选地，所述大电容电路包括第一电容C1，所述第一电容C1的第一端与所述ALD内
部电源模块的输入端连接，第二端接地。
[0015]可选地，所述延时电路包括第四电阻R4、第五电阻R8、第六电阻R10和第二电容C2；所述第四电阻R4的第一端与所述ALD内部电源模块的输入端连接，第二端与所述第五电阻R8的第一端、所述第二电容C2的第一端以及所述电源启动使能电路的控制端分别连接；所述第五电阻R8的第一端与所述第二电容C2的第一端连接，第二端与所述第六电阻R10的第一端和所述旁路电路的控制端分别连接；所述第六电阻R10的第一端与所述第五电阻R8的第二端连接，第二端接地；所述第二电容C2的第一端与所述第五电阻R8的第一端和所述第四电阻R4的第二端分别连接，第二端接地。
[0016]可选地，所述旁路电路包括第七电阻R6、第八电阻R7、第二三极管T2和第二PMOS管Q1；所述第七电阻R6的第一端与所述外部直流电源的输出端连接，第二端与所述第八电阻R7的第一端连接；所述第八电阻R7的第一端与所述第七电阻R6的第二端和所述第二PMOS管Q1的栅极分别连接，第二端与所述第二三极管T2的集电极连接；所述第二三极管T2的发射级接地，基级与所述延时电路的第六电阻R10的第一端和所述第五电阻R8的第二端分别连接，集电极与所述第八电阻R7的第二端连接；所述第二PMOS管Q1的源极与所述外部直流电源的输出端连接，栅极与所述第七电阻R6和所述第八电阻R7的对接端连接，漏级与所述ALD内部电源模块的输入端连接。
[0017]可选地，所述旁路电路中的所述第二PMOS管Q1导通时，所述限流电路停止工作。
[0018]可选地，所述电源启动使能电路包括第九电阻R5、第十电阻R9、第三三极管T3和第三PMOS管Q3；所述第九电阻R5的第一端与所述ALD内部电源模块的输入端连接，第二端与所述第十电阻R9的第一端和所述第三PMOS管Q3的栅极分别连接；所述第十电阻R9的第一端与所述第九电阻R5的第二端、所述第三PMOS管Q3的栅极分别连接，第二端与所述第三三极管T3的集电极连接；所述第三三极管T3的发射级接地，基级与所述延时电路中所述第五电阻R8的第一端连接，集电极与所述第十电阻R9的第二端连接；所述第三PMOS管Q3的源极与所述ALD内部电源模块的输入端连接，栅极与所述第九电阻R5和所述第十电阻R9的对接端连接，漏级与所述ALD内部电源模块的使能端连接。
[0019]可选地，所述硬件上电拓扑电路满足AISG3.0协议。
[0020]第二方面，本专利技术还提供一种ALD设备，包括如第一方面任一项所述的硬件上电拓扑电路。
[0021]本专利技术提供的硬件上电拓扑电路及ALD设备，通过设置限流电路，对大电容电路进行限流充电，满足AISG3.0协议的要求，当大电容电路完成充电后，限流电路失效，开启旁路电路，进入正常工作状态，完全满足AISG3.0协议中针对硬件电路的要求，有效地减少了ALD模块对上位机电源的要求，适应了标准的发展趋势。
附图说明
[0022]为了更清楚地说明本专利技术或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0023]图1是本专利技术实施例提供的硬件上电拓扑电路的结构示意图。
[0024]附图标记：
[0025]101：限流电路；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
102：大电容电路；
[0026]103：延时电路；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
104：旁路电路；
[0027]105：电源启动使能电路；
ꢀꢀꢀꢀꢀꢀꢀ
R1：第一电阻；
[0028]R2：第二电阻；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
R3：第三电阻；
[0029]R4：第四电阻；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ...

【技术保护点】

【技术特征摘要】
1.一种硬件上电拓扑电路，其特征在于，包括：限流电路、大电容电路、延时电路、旁路电路和电源启动使能电路；所述限流电路的输入端与外部直流电源的输出端连接，输出端与ALD内部电源模块的输入端连接，用于限制电路启动时的冲击电流；所述大电容电路的输入端与所述ALD内部电源模块的输入端连接，输出端接地；所述延时电路的输入端与所述ALD内部电源模块的输入端连接，输出端与所述旁路电路的控制端和所述电源启动使能电路的控制端分别连接，用于控制所述旁路电路和所述电源启动使能电路的启动时间；所述旁路电路的输入端与所述外部直流电源的输出端连接，输出端与所述ALD内部电源模块的输入端连接，用于将所述限流电路进行旁路处理；所述电源启动使能电路的输入端与所述ALD内部电源模块的输入端连接，输出端与所述ALD内部电源模块的控制端连接，用于启动所述ALD内部电源模块的工作。2.根据权利要求1所述的硬件上电拓扑电路，其特征在于，所述限流电路包括第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第一三极管(T1)和第一PMOS管(Q2)；所述第一电阻(R1)的第一端与所述外部直流电源的输出端连接，第二端与所述第一PMOS管(Q2)的源极连接；所述第二电阻(R2)的第一端与所述第一PMOS管(Q2)的栅极连接，第二端接地；所述第三电阻的第一端与所述第一PMOS管(Q2)的源极连接，第二端与所述第一PMOS管(Q2)的栅极连接；所述第一三极管(T1)的发射级与所述外部直流电源的输出端连接，基级与所述第一PMOS管(Q2)的源极连接，集电极与所述第一PMOS管(Q2)的栅极连接；所述第一PMOS管(Q2)的源极与所述第一三极管(T1)的基级连接，栅极与所述第一三极管(T1)的集电极连接，漏级与所述ALD内部电源模块的输入端连接。3.根据权利要求2所述的硬件上电拓扑电路，其特征在于，所述限流电路通过所述第一三极管(T1)的启动和停止的循环，实现限流。4.根据权利要求1所述的硬件上电拓扑电路，其特征在于，所述大电容电路包括第一电容(C1)，所述第一电容(C1)的第一端与所述ALD内部电源模块的输入端连接，第二端接地。5.根据权利要求1所述的硬件上电拓扑电路，其特征在于，所述延时电路包括第四电阻(R4)、第五电阻(R8)、第六电阻(R10)和第二电容(C2)；所述第四电阻(R4)的第一端与所述ALD内部电源模块的输入端连接，第二端与所述第五电阻(R8)的第一端、所述第二电容(C2)的第一端以及所述电源启动使能电路的控制端分别连接；所述第五电阻(R8)的第一端...

【专利技术属性】
技术研发人员：陈可，王峥，陈羿伊，邹刚，
申请(专利权)人：中信科移动通信技术股份有限公司，
类型：发明
国别省市：