一种LVDS信号线缆、视频信号处理装置和电视机制造方法及图纸

本公开提供一种LVDS信号线缆、视频信号处理装置和电视机，该LVDS信号线缆包括：至少两个通道的数据信号线；一组时钟信号线，用于传输该至少两个通道的时钟信号，其中，时钟信号线包括：一组时钟输入引脚，以及与通道数对应的多组时钟输出引脚。本发明专利技术实施例中提供的一个或多个技术方案，可以简化多通道LVDS信号线应用时的传输方式，达到节省芯片输出接口和传输信号线的目的，节省出来的芯片输出接口可以作为GPIO等其他功能接口使用，或者直接省去该芯片引脚，节省的传输线可以使线材成本降低并节约PCB面积。节约PCB面积。节约PCB面积。

【技术实现步骤摘要】
一种LVDS信号线缆、视频信号处理装置和电视机


[0001]本专利技术涉及视频信号处理领域，尤其涉及一种LVDS信号线缆、视频信号处理装置和电视机。

技术介绍

[0002]目前ANSI/TIA/EIA
‑
644LVDS(Low
‑
Voltage Differential Signaling,低电压差分信号)接口标准已被广泛应用，因其低功耗、低噪声、高速率等方面的优势同样也被运用于电视机内部，作为视频处理芯片到显示屏的一种传输标准。电视机视频处理芯片到显示屏的LVDS信号线通常是一个通道同时包含数据和时钟两种差分对信号线，以普遍用到的60Hz全高清8bit液晶电视机为例，视频处理芯片通过奇偶两个通道，分别5组，共10组差分对信号线传输给显示屏，其中包括奇偶每个通道4组数据信号线和1组时钟信号线，两个通道共8组数据信号线和2组时钟信号线。
[0003]现有电视机内部采用的ANSI/TIA/EIA
‑
644 LVDS接口标准为同时考虑信号完整性和应用便利性，奇偶两个通道分别有1组时钟信号线与其数据信号线同步传输，便于两个通道的PCB走线时可以各自保持独立性，PCB设计更加自由便利。但差分对信号线多，会占用较多的视频处理芯片输出引脚，同时需要更多的PCB面积布线，浪费多余的线材和接口传输信号。

技术实现思路

[0004]本专利技术属液晶电视中视频处理芯片传输到液晶显示屏LVDS信号线时钟复用技术，旨在通过约束PCB走线的自由度，同时利用视频处理芯片的时钟复用驱动功能，在满足信号完整性需求的同时达到时钟复用节省资源的目的。
[0005]根据本公开的一方面，提供了一种LVDS信号线缆，包括：
[0006]至少两个通道的数据信号线；
[0007]一组时钟信号线，用于传输所述至少两个通道的时钟信号，其中，所述时钟信号线包括：一组时钟输入引脚，以及与通道数对应的多组时钟输出引脚。
[0008]可选地，每个通道包括四组数据信号线。
[0009]可选地，LVDS信号线缆包括两个通道，其中，一个通道为奇通道，另一个通道为偶通道。
[0010]可选地，时钟信号线包括：主体；与通道数对应的多个分支，所述多个分支形成于所述主体的末端，每个分支对应于一组时钟输出引脚。
[0011]可选地，上述多个分支长度相同且阻抗相同。
[0012]可选地，上述至少两个通道的数据信号线长度相同且阻抗相同。
[0013]根据本公开的一方面，提供了一种视频信号处理装置，包括：
[0014]本公开的LVDS信号线缆；
[0015]视频处理芯片，与LVDS信号线缆连接，用于驱动LVDS信号线缆的一组时钟信号线，
以传输至少两个通道的时钟信号；
[0016]显示屏，与LVDS信号线缆连接。
[0017]根据本公开的一方面，提供了一种电视机，包括：本公开的视频信号处理装置。
[0018]本专利技术实施例中提供的一个或多个技术方案，LVDS信号线缆包括至少两个通道的数据信号线和一组时钟信号线，该一组时钟信号线用于传输该至少两个通道的时钟信号，时钟信号线包括一组时钟输入引脚以及与通道数对应的多组时钟输出引脚，由此，可以简化多通道LVDS信号线应用时的传输方式，达到节省芯片输出接口和传输信号线的目的，节省出来的芯片输出接口可以作为GPIO等其他功能接口使用，或者直接省去该芯片引脚，节省的传输线可以使线材成本降低并节约PCB面积。
附图说明
[0019]在下面结合附图对于示例性实施例的描述中，本公开的更多细节、特征和优点被公开，在附图中：
[0020]图1示出了根据本公开示例性实施例的现有技术中的原理框图；
[0021]图2示出了根据本公开示例性实施例的LVDS信号线缆的示意图；
[0022]图3示出了根据本公开示例性实施例的视频信号处理装置的电路示意图；
[0023]图4示出了根据本公开示例性实施例的视频信号处理装置的电路结构图；
[0024]图5示出了能够用于实现本公开的实施例的示例性电视机的结构框图。
具体实施方式
[0025]下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例，然而应当理解的是，本公开可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是，本公开的附图及实施例仅用于示例性作用，并非用于限制本公开的保护范围。
[0026]应当理解，本公开的方法实施方式中记载的各个步骤可以按照不同的顺序执行，和/或并行执行。此外，方法实施方式可以包括附加的步骤和/或省略执行示出的步骤。本公开的范围在此方面不受限制。
[0027]本文使用的术语“包括”及其变形是开放性包括，即“包括但不限于”。术语“基于”是“至少部分地基于”。术语“一个实施例”表示“至少一个实施例”；术语“另一实施例”表示“至少一个另外的实施例”；术语“一些实施例”表示“至少一些实施例”。其他术语的相关定义将在下文描述中给出。需要注意，本公开中提及的“第一”、“第二”等概念仅用于对不同的装置、模块或单元进行区分，并非用于限定这些装置、模块或单元所执行的功能的顺序或者相互依存关系。
[0028]需要注意，本公开中提及的“一个”、“多个”的修饰是示意性而非限制性的，本领域技术人员应当理解，除非在上下文另有明确指出，否则应该理解为“一个或多个”。
[0029]本公开实施方式中的多个装置之间所交互的消息或者信息的名称仅用于说明性的目的，而并不是用于对这些消息或信息的范围进行限制。
[0030]以下参照附图描述本公开的方案。
[0031]本公开可用于多通道LVDS信号线传输，下文仅以双通道LVDS信号线举例阐述。
[0032]在本公开的实施例中，所述基于多通道LVDS信号线的视频信号传输装置至少包括：视频处理芯片、LVDS信号线和液晶显示屏。如图1所示为传统的奇偶两个通道分别通过2组差分信号线传输时钟信号原理图。
[0033]图2示出了根据本公开示例性实施例的LVDS信号线缆的示意图，如图2所示，包括：至少两个通道的数据信号线；一组时钟信号线，用于传输至少两个通道的时钟信号，其中，时钟信号线包括：一组时钟输入引脚，以及与通道数对应的多组时钟输出引脚。
[0034]在本实施例中，每个通道包括四组数据信号线。每组数据信号线包括一对传输线，该一对传输线用于传输一路差分信号(视频数据信号)。
[0035]在本实施例中，LVDS信号线缆包括两个通道，其中，一个通道为奇通道，另一个通道为偶通道。
[0036]在本实施例中，时钟信号线包括：主体；与通道数对应的多个分支，多个分支形成于主体的末端，每个分支对应于一组时钟输出引脚。分支的长度远远小于主体的长度。主体可包括一对传输线，该一对传输线用于传输一路差分信号(时钟信号)。每个分支可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种LVDS信号线缆，其特征在于，包括：至少两个通道的数据信号线；一组时钟信号线，用于传输所述至少两个通道的时钟信号，其中，所述时钟信号线包括：一组时钟输入引脚，以及与通道数对应的多组时钟输出引脚。2.如权利要求1所述的LVDS信号线缆，其特征在于，每个通道包括四组数据信号线。3.如权利要求1所述的LVDS信号线缆，其特征在于，包括两个通道，其中，一个通道为奇通道，另一个通道为偶通道。4.如权利要求1所述的LVDS信号线缆，其特征在于，所述时钟信号线包括：主体；与通道数对应的多个分支，所述多个分支形成于所述主体的末端，每个分支对应...

【专利技术属性】
技术研发人员：易科臣，
申请(专利权)人：深圳康佳电子科技有限公司，
类型：发明
国别省市：