现场可编程门阵列器件制造技术

提供了一种现场可编程门阵列FPGA器件(100)，该FPGA器件包括可配置逻辑块CLB(110)，该CLB包括逻辑反相器(120)，该逻辑反相器包括高电子迁移率晶体管HEMT(130)，其中，该HEMT包括：Si衬底(384)；Al

【技术实现步骤摘要】
【国外来华专利技术】现场可编程门阵列器件


[0001]本专利技术涉及现场可编程门阵列FPGA器件。特别地，本专利技术涉及用于执行自动驾驶计算的人工智能AI加速器FPGA器件和其他硬件。

技术介绍

[0002]现场可编程门阵列FPGA长期以来一直用于构建专用集成电路ASIC和片上系统SoC器件的系统原型。FPGA是包含大量可配置逻辑的通用部件，并且是用于构建和测试新集成电路IC的自然选择。随着IC设计在尺寸和复杂性方面的增长，FPGA也在不断发展以提供不断增加的对应数量的逻辑门。FPGA原型使得能够更灵活地开发和测试系统，并且可以允许软件开发人员更早地达成功能更先进的硬件平台。FPGA可以用于通常需要执行非常大量计算的人工智能AI加速器。对于自动驾驶应用程序，尤其是像在电动车辆EV中那样依靠储存的电能进行推进时，这可能成为问题，因为FPGA通常会比ASIC消耗更多的功率。AI加速器FPGA功耗的典型数值可能在1kW至5kW范围内。这样，自动EV的续航里程可能大大减少，例如，减少5％至10％。较高的功耗可能归因于FPGA中需要更多的逻辑门和更多的逻辑门间布线。另外，更高的功耗还可能导致更大的热损失。另外，随着通过FPGA中常用的常规Si晶体管的电流泄漏增加，温度升高还可能导致热失控效应。因此，需要在
内进行改进。

技术实现思路

[0003]专利技术人的目的是解决或至少减轻现有技术的上述问题中的一些。
[0004]根据第一方面，提供了一种现场可编程门阵列FPGA器件。FPGA器件可以是人工智能AI加速器FPGA器件。FPGA器件可以被配置用于或适合于执行自动驾驶计算。FPGA器件包括可配置逻辑块CLB。CLB包括一个逻辑反相器。该逻辑反相器包括至少一个高电子迁移率晶体管HEMT。每个HEMT包括Al
y
Ga
y
‑1N层结构(其中，0<y≤1)以及GaN层结构。
[0005]术语“现场可编程门阵列器件”(及其对应的首字母缩写词)应当理解为是指基于或在很大程度上包括FPGA的器件。其不应当将被解释为将本披露内容仅仅限制于FPGA本身。
[0006]术语“逻辑反相器”应当理解为可以将高输入信号转换为相对于输入信号而言较低的输出信号并且反之亦然的器件。
[0007]术语“高电子迁移率晶体管”(及其对应的首字母缩写词)应当理解为这样的半导体器件，其包括具有不同能带隙的至少两个层结构以形成公共异质结界面，从而实现基本上二维的电子传输。该界面可以理解为使得能够形成所谓的二维电子气2DEG。HEMT可以可替代地称为异质结场效应晶体管HFET。
[0008]自动驾驶应用程序可能需要执行大量相关计算和处理数据。这可能与机器学习或基于AI的自动驾驶特别相关。专利技术人已经意识到氮化物HEMT可以有益于在自动驾驶FPGA器件中使用。这是由于它们的整体效率提高了。与传统的金属氧化物半导体场效应晶体管MOSFET相比，氮化物HEMT(例如，包括GaN和AlGaN层结构界面的HEMT)通常提供更高的电压/
电流操作、更高的开关频率以及更少的能量损失。氮化物HEMT的能量效率方面将特别为EV上的车载自动驾驶FPGA器件提供优势，使得储存在例如电池中的更多的能量可以用于推进车辆，而不是执行自动驾驶计算。此外，减少的能量损失可以使得产生更少的废热。这样，可以在通过例如冷却装置解决废热积聚方面投入更少的努力。此外，更少的废热对于有关EV电池的安全方面而言也会是优选的。
[0009]逻辑反相器可以是共源共栅反相器。逻辑反相器可以包括至少两个HEMT。每个HEMT可以包括Al
y
Ga
y
‑1N层结构以及GaN层结构。
[0010]术语“共源共栅”可以指具有公共源极/发射极级和公共栅极/基极的两级电路或放大器。这两级通常各自包括一个晶体管。
[0011]使用共源共栅反相器设置可以通过减少电流的反向传输来提供反相器的输入信号和输出信号的更强隔离，因为从输出节点到输入节点没有直接耦合。此外，可以减轻密勒效应(Miller effect)的负面后果(比如，输入电容的增加)，从而增加反相器带宽。
[0012]逻辑反相器可以包括至少一个上拉晶体管。
[0013]引入的例如作为上拉网络的一部分的上拉晶体管可以通过提供产生高输出信号电平的可靠方式来改善反相器操作。
[0014]CLB可以是K输入CLB。
[0015]术语“K输入”应当理解为是指包括任何整数K个输入的CLB。
[0016]CLB可以被配置用于学习函数映射。
[0017]FPGA器件可以进一步包括并行移位寄存器。
[0018]FPGA器件可以进一步包括存储器块。这样，FPGA器件可以存储指令和数据。
[0019]FPGA器件可以进一步包括可编程输入/输出I/O块。
[0020]通过可编程IO块，FPGA器件可以被其他设备(例如，中央处理单元CPU)访问，以便对FPGA器件进行编程。
[0021]CLB、并行移位寄存器、存储器块和可编程I/O块可以全部形成在同一Si衬底上。
[0022]通过在同一衬底上形成所有部件，可以使FPGA器件小型化，并且可以减少材料的浪费。由于本领域技术人员很容易获得Si IC的制造方法，因此可以降低生产复杂性。Si与其他替代物(比如块状氮化物材料)相比也相对丰富。此外，较少的单独分立部件会需要在其单独形成后进行集成。
[0023]FPGA器件可以进一步包括互连，该互连被配置为电连接CLB、并行移位寄存器、存储器块和可编程I/O块中的至少两者。
[0024]术语“互连”可以理解为能够传输电流并保持电压电势的电互连/导电互连。
[0025]每个HEMT的Al
y
Ga
y
‑1N层结构可以一体地形成。每个HEMT的GaN层结构可以一体地形成。
[0026]这样，相同的层结构可以用于形成多个HEMT。
[0027]每个HEMT可以进一步包括Si衬底。每个HEMT可以进一步包括布置在Si衬底上的晶体过渡层结构。
[0028]通过使HEMT以Si衬底为基底，可以使生产和与同一衬底上的其他电路和器件的集成变得不那么复杂，并且材料效率更高，这与使用Si作为衬底的已提供的优势一致。晶体过渡层在调整材料结构或晶格以满足创造高质量氮化物材料和材料界面的要求方面可以是
有利的。
[0029]Al
y
Ga
y
‑1N层结构可以布置在晶体过渡层结构上。GaN层结构可以布置在Al
y
Ga
y
‑1N层结构上。
[0030]GaN层结构可以布置在晶体过渡层结构上。Al
y
Ga
y
‑1N层结构可以布置在GaN层结构上。
[0031]晶体过渡层可以包括多个垂直布置在Si衬底上的竖直纳米线结构。晶体过渡层可以进一步包括本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种现场可编程门阵列FPGA器件(100)，包括：可配置逻辑块CLB(110)，该可配置逻辑块包括逻辑反相器(120)，该逻辑反相器包括高电子迁移率晶体管HEMT(130)，其中，该HEMT包括：Si衬底(384)；Al
y
Ga
y
‑1N层结构(380)，其中，0<y≤1；GaN层结构(382)；以及晶体过渡层结构(386)，该晶体过渡层结构布置在该Si衬底上，其中，该晶体过渡层包括：多个竖直纳米线结构(388)，这些竖直纳米线结构垂直布置在Si衬底上，以及Al
x
Ga
x
‑1N层结构(389)，其中，0≤x<1，其中，该Al
x
Ga
x
‑1N层结构被布置为竖直和侧向包围这些竖直纳米线结构。2.根据权利要求1所述的FPGA器件，其中，该逻辑反相器为共源共栅反相器，其中，该逻辑反相器包括至少两个HEMT(130)，其中，每个HEMT包括：Si衬底(384)；Al
y
Ga
y
‑1N层结构(380)；GaN层结构(382)；以及晶体过渡层结构(386)，该晶体过渡层结构布置在该Si衬底上，其中，该晶体过渡层包括：多个竖直纳米线结构(388)，这些竖直纳米线结构垂直布置在Si衬底上，以及Al
x
Ga
x
‑1N层结构(389)，其中，0≤x<1，其中，该Al
x
Ga
x
‑1N层结构被布置为竖直和侧向包围这些竖直纳米线结构。3.根据权利要求1或权利要求2所述的FPGA器件，其中，该逻辑反相器包括至少一个上拉晶体管(230)。4.根据权利要求1至3中任一项所述的FPGA器件，其中，该CLB是K输入CLB。5.根据权利要求1至4中任一项所述的FPGA器件，其中，该CLB被配置用于学...

【专利技术属性】
技术研发人员：马丁，
申请(专利权)人：艾普诺瓦泰克公司，
类型：发明
国别省市：