一种基于反相器技术的模拟基带电路制造技术

本发明专利技术公开了一种基于反相器技术的模拟基带电路，包括模数转换器、融合至少一个低通滤波器的可控增益放大器，其中所述融合至少一个低通滤波器的可控增益放大器连接在模拟基带电路的输入端和所述模数转换器的输入端之间，所述模数转换器的输出端对应为模拟基带电路的输出端，且所述融合至少一个低通滤波器的可控增益放大器中采用的所有运算放大器、以及所述模数转换器中的延时单元分别采用反相器结构。本发明专利技术解决了目前模拟基带电路部分处理宽带信号时占用功耗较高的问题。宽带信号时占用功耗较高的问题。宽带信号时占用功耗较高的问题。

【技术实现步骤摘要】
一种基于反相器技术的模拟基带电路


[0001]本专利技术涉及模拟基带电路
，尤其涉及一种基于反相器技术的模拟基带电路。

技术介绍

[0002]超宽带（UWB）技术凭借定位精度高和安全性的优势日益广泛地应用于测距和室内定位领域。该技术传输数据的带宽大于等于500MHz，需要选择足够带宽处理能力的接收机电路结构，零中频接收机方案由于其带宽大、易集成的特点被越来越广泛地采用，并且随着该技术在电池供电的可穿戴设备上越来越普及，电路还应该具备低功耗的能力。
[0003]目前传统的应用于宽带零中频接收机系统中的模拟基带电路结构如图1所示，由LPF（低通滤波器电路）、PGA（可控增益放大器电路）、DCOC（直流消除电路）和SAR
‑
ADC（逐次逼近型模数转换器电路）组成，该模拟基带电路的输入端SfM（Signal from Mixer，该输入端从混频器输入的信号）依次经过LPF（低通滤波器电路）、PGA（可控增益放大器电路）和SAR
‑
ADC（逐次逼近型模数转换器电路）后至输出端StB（Signal to Baseband，该输出端输出信号至基带），DCOC（直流消除电路）并联连接在PGA（可控增益放大器电路）的输入端和输出端。由于该系统所需的信号带宽大，传统结构的LPF和PGA都各自需要占用较高的功耗才能实现GHz量级的增益带宽级（GBW）；此外，为了使SAR
‑
ADC能够工作在GHz量级，SAR
‑
ADC电路内部常常采用例如时钟交错或者不同的比较器布局技术的方式来提高它的采样速率，这不仅造成SAR
‑
ADC失去了原本的低功耗优势，还增加了电路的复杂度和面积。
[0004]以上
技术介绍
内容的公开仅用于辅助理解本专利技术的构思及技术方案，其并不必然属于本专利申请的现有技术，在没有明确的证据表明上述内容在本专利申请的申请日已经公开的情况下，上述
技术介绍
不应当用于评价本申请的新颖性和创造性。

技术实现思路

[0005]为解决目前模拟基带电路部分处理宽带信号时占用功耗较高的问题，本专利技术提出一种基于反相器技术的模拟基带电路。
[0006]为了达到上述目的，本专利技术采用以下技术方案：第一方面，本专利技术公开了一种基于反相器技术的模拟基带电路，包括模数转换器、融合至少一个低通滤波器的可控增益放大器，其中所述融合至少一个低通滤波器的可控增益放大器连接在模拟基带电路的输入端和所述模数转换器的输入端之间，所述模数转换器的输出端对应为模拟基带电路的输出端，且所述融合至少一个低通滤波器的可控增益放大器中采用的所有运算放大器、以及所述模数转换器中的延时单元分别采用反相器结构。
[0007]优选地，所述融合至少一个低通滤波器的可控增益放大器中采用的所有运算放大器均采用共模反馈型的单级反相器结构。
[0008]优选地，其中共模反馈型的单级反相器结构包括第一至第二PMOS管、第一至第三NMOS管、运算放大模块，其中第一PMOS管和第一NMOS管的栅极分别连接第一电压输入端，第
二PMOS管和第二NMOS管的栅极分别连接第二电压输入端，第一PMOS管和第一NMOS管的漏极分别连接第一电压输出端，第二PMOS管和第二NMOS管的漏极分别连接第二电压输出端，第一PMOS管和第二PMOS管的源极分别连接电流源，第一NMOS管和第二NMOS管的源极分别连接第三NMOS管的漏极，第三NMOS管的源极接地，所述第一电压输出端和所述第二电压输出端分别连接所述运算放大模块的两个输入端，所述运算放大模块的输出端连接第三NMOS管的栅极。
[0009]优选地，所述模数转换器采用基于时间数字转换器的模数转换器。
[0010]优选地，所述模数转换器包括采样器、电压
‑
时间转换器和时间
‑
数字转换模块，其中所述采样器的输入端输入信号和时脉，所述采样器根据输入的时脉对输入的信号进行采样并将采样后的信号输出至电压
‑
时间转换器中，所述电压
‑
时间转换器将基于电压域的信号转换为基于时间域的信号并输出至时间
‑
数字转换模块，所述时间
‑
数字转换模块将基于时间域的信号转换为相应的数字信号并输出。
[0011]优选地，所述时间
‑
数字转换模块包括信号加总单元、2p(2
n
‑
1)个延时单元和2
n
级D触发器，其中各个所述延时单元分别采用反相器结构，2p(2
n
‑
1)个所述延时单元依次串联连接在电压
‑
时间转换器的开始输出端，第0级所述D触发器的信号输入端连接在电压
‑
时间转换器的开始输出端，第1至第2
n
‑
1级所述D触发器的信号输入端分别连接在所述延时单元的输出端，且每相邻两级所述D触发器的信号输入端之间连接有2p个所述延时单元，各级所述D触发器的时钟输入端分别连接在电压
‑
时间转换器的终止输出端，各级所述D触发器的清零端分别连接在电压
‑
时间转换器的清零输出端，各级所述D触发器的信号输出端分别连接在所述信号加总单元的输入端，所述信号加总单元用于将2
n
级所述D触发器输出的n位数字信号进行处理以产生输出信号，其中n、p分别为正整数。
[0012]优选地，所述时间
‑
数字转换模块包括信号加总单元、2(2q
‑
1)(2
n
‑
1)个延时单元和2
n
级D触发器，其中各个所述延时单元分别采用反相器结构，(2q
‑
1)*n个延时单元依次串联连接在电压
‑
时间转换器的开始输出端以形成第一延时单元路径，(2q
‑
1)*n个延时单元依次串联连接在电压
‑
时间转换器的反向开始输出端以形成第二延时单元路径，第0级所述D触发器的信号输入端、反向信号输入端分别连接在电压
‑
时间转换器的开始输出端、反向开始输出端，第1、3、
……
、2
n
‑
1级所述D触发器的信号输入端分别连接在所述第二延时单元路径上的所述延时单元的输出端，第1、3、
……
、2
n
‑
1级所述D触发器的反向信号输入端分别连接在所述第一延时单元路径上的所述延时单元的输出端，第2、4、
……
、2
n
‑
2级所述D触发器的信号输入端分别连接在所述第一延时单元路径上的所述延时单元的输出端，第2、4、
……
、2
n
‑
2级所述D触发器的反向信号输入端分别连接在所述第二延时单元路径上的所述延时单元的输出端，且每相邻两级所述D触发器之间在所述第一延时单元路径连接有2q
‑本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于反相器技术的模拟基带电路，其特征在于，包括模数转换器、融合至少一个低通滤波器的可控增益放大器，其中所述融合至少一个低通滤波器的可控增益放大器连接在模拟基带电路的输入端和所述模数转换器的输入端之间，所述模数转换器的输出端对应为模拟基带电路的输出端，且所述融合至少一个低通滤波器的可控增益放大器中采用的所有运算放大器、以及所述模数转换器中的延时单元分别采用反相器结构。2.根据权利要求1所述的模拟基带电路，其特征在于，所述融合至少一个低通滤波器的可控增益放大器中采用的所有运算放大器均采用共模反馈型的单级反相器结构。3.根据权利要求2所述的模拟基带电路，其特征在于，其中共模反馈型的单级反相器结构包括第一至第二PMOS管、第一至第三NMOS管、运算放大模块，其中第一PMOS管和第一NMOS管的栅极分别连接第一电压输入端，第二PMOS管和第二NMOS管的栅极分别连接第二电压输入端，第一PMOS管和第一NMOS管的漏极分别连接第一电压输出端，第二PMOS管和第二NMOS管的漏极分别连接第二电压输出端，第一PMOS管和第二PMOS管的源极分别连接电流源，第一NMOS管和第二NMOS管的源极分别连接第三NMOS管的漏极，第三NMOS管的源极接地，所述第一电压输出端和所述第二电压输出端分别连接所述运算放大模块的两个输入端，所述运算放大模块的输出端连接第三NMOS管的栅极。4.根据权利要求1所述的模拟基带电路，其特征在于，所述模数转换器采用基于时间数字转换器的模数转换器。5.根据权利要求4所述的模拟基带电路，其特征在于，所述模数转换器包括采样器、电压
‑
时间转换器和时间
‑
数字转换模块，其中所述采样器的输入端输入信号和时脉，所述采样器根据输入的时脉对输入的信号进行采样并将采样后的信号输出至电压
‑
时间转换器中，所述电压
‑
时间转换器将基于电压域的信号转换为基于时间域的信号并输出至时间
‑
数字转换模块，所述时间
‑
数字转换模块将基于时间域的信号转换为相应的数字信号并输出。6.根据权利要求5所述的模拟基带电路，其特征在于，所述时间
‑
数字转换模块包括信号加总单元、2p(2
n
‑
1)个延时单元和2
n
级D触发器，其中各个所述延时单元分别采用反相器结构，2p(2
n
‑
1)个所述延时单元依次串联连接在电压
‑
时间转换器的开始输出端，第0级所述D触发器的信号输入端连接在电压
‑
时间转换器的开始输出端，第1至第2
n
‑
1级所述D触发器的信号输入端分别连接在所述延时单元的输出端，且每相邻两级所述D触发器的信号输入端之间连接有2p个所述延时单元，各级所述D触发器的时钟输入端分别连接在电压
‑
时间转换器的终止输出端，各级所述D触发器的清零端分别连接在电压
‑
时间转换器的清零输出端，各级所述D触发器的信号输出端分别连接在所述信号加总单元的输入端，所述信号加总单元用于将2
n<...

【专利技术属性】
技术研发人员：韩雨健，王丹，蔡于颖，陈煊，张为民，
申请(专利权)人：深圳捷扬微电子有限公司，
类型：发明
国别省市：