一种数字射频发射机制造技术

本实用新型专利技术公开了一种数字射频发射机，包括数字逻辑混频器、数字功率放大器和天线，所述数字逻辑混频器的输出端连接所述数字功率放大器的输入端，所述数字功率放大器的输出端与所述天线连接，所述数字逻辑混频器用于将输入到所述数字射频发射机的基带数据和射频本振时钟信号进行逻辑混频以生成射频数据，所述数字功率放大器用于将所述射频数据转换为模拟功率信号，所述天线用于将所述模拟功率信号发射出去。本实用新型专利技术提出的数字射频发射机可有效地减小电路版图面积和电路运行的消耗。有效地减小电路版图面积和电路运行的消耗。有效地减小电路版图面积和电路运行的消耗。

【技术实现步骤摘要】
一种数字射频发射机


[0001]本技术涉及通信
，尤其涉及一种数字射频发射机。

技术介绍

[0002]无线射频通讯在日常生活中的应用越来越广泛。运用于不同应用的无线射频协议如wifi、蓝牙、超宽带(UWB)等的实现依赖于无线射频信号的接收及发射芯片。如图1所示，传统的无线射频发射芯片架构包括数模转换电路(DAC) 101、低通滤波器(LPF)102、混频器(Mixer)103、功率放大器104及天线105 等；而上述各模块通常由模拟电路的方法实现。电路结构复杂，版图所需要面积大，且运行时功耗较多。另外模拟电路产生的噪声，混频器输入端RF时钟对混频器输出的泄漏，会影响到射频发射机输出发射信号的质量。
[0003]以上
技术介绍
内容的公开仅用于辅助理解本技术的构思及技术方案，其并不必然属于本专利申请的现有技术，在没有明确的证据表明上述内容在本专利申请的申请日已经公开的情况下，上述
技术介绍
不应当用于评价本申请的新颖性和创造性。

技术实现思路

[0004]为了解决上述传统射频发射机的问题，本技术提出一种数字射频发射机，可有效地减小电路版图面积和电路运行的消耗。
[0005]为达到上述目的，本技术采用以下技术方案：
[0006]本技术公开了一种数字射频发射机，包括数字逻辑混频器、数字功率放大器和天线，所述数字逻辑混频器的输出端连接所述数字功率放大器的输入端，所述数字功率放大器的输出端与所述天线连接，所述数字逻辑混频器用于将输入到所述数字射频发射机的基带数据和射频本振时钟信号进行逻辑混频以生成射频数据，所述数字功率放大器用于将所述射频数据转换为模拟功率信号，所述天线用于将所述模拟功率信号发射出去。
[0007]优选地，输入到所述数字射频发射机的所述基带数据是通过数字滤波算法进行数字滤波后的数据。
[0008]优选地，所述数字逻辑混频器包括第一逻辑与门和第一多路选择器，其中所述第一逻辑与门的第一输入端为所述基带数据，第二输入端连接所述第一多路选择器的输出端，输出端输出所述射频数据；所述第一多路选择器的第一输入端连接所述射频本振时钟信号，第二输入端连接所述射频本振时钟信号的反相信号；所述第一多路选择器用于根据所述基带数据的符号位选择所述射频本振时钟信号或者所述射频本振时钟信号的反相信号。
[0009]优选地，所述数字逻辑混频器还包括第二逻辑与门和第二多路选择器，其中所述第二逻辑与门的第一输入端为所述基带数据，第二输入端连接所述第二多路选择器的输出端，输出端输出所述射频数据；所述第二多路选择器的第一输入端连接所述射频本振时钟信号的反相信号，第二输入端连接所述射频本振时钟信号；所述第二多路选择器用于根据所述基带数据的符号位选择所述射频本振时钟信号的反相信号或者所述射频本振时钟信
号。
[0010]优选地，所述数字功率放大器包括变压器和2
n
‑
1个相同的放大器单元，其中n为所述射频数据的位数，且第i位射频数据控制2
i
个放大器单元，0≤i≤n
‑
1。
[0011]优选地，每个放大器单元包括开关管、电流调节模块和隔离模块，所述开关管的输入端连接所述射频数据，所述电流调节模块与所述开关管连接以用于调节各个所述放大器单元的电流，所述隔离模块连接在所述变压器的输入端和所述开关管的输出端之间以用于隔离所述开关管和所述变压器。
[0012]优选地，每个放大器单元包括第一MOS管、第二MOS管、第三MOS管和第四MOS管，所述第一MOS管和所述第二MOS管的栅极分别连接所述射频数据，所述第三MOS管和所述第四MOS管的栅极分别连接电压V
B
，所述第一 MOS管的源漏极分别连接接地和所述第三MOS管，所述第二MOS管的源漏极分别连接接地和所述第四MOS管，所述第三MOS管的源漏极分别连接所述第一MOS管和正端输出V
OP
，所述第四MOS管的源漏极分别连接所述第二MOS 管和负端输出V
ON
，正端输出V
OP
和负端输出V
ON
分别连接所述变压器的原端的正负端；其中，第i位射频数据控制的2
i
个所述放大器单元中的各个相对应的 MOS管的栅极分别各自连接。
[0013]优选地，电压V
B
为固定电源电压端或者可调节大小的电源电压端，其中电压V
B
为固定电源电压端时，所述变压器的电源电压为可调节大小的电源电压端。
[0014]优选地，所述数字功率放大器还包括电流镜，每个放大器单元中还包括第五 MOS管，所述电流镜由一个第六MOS管和各个放大器单元中包含的第五MOS 管组成，所述第五MOS管的源漏极连接在所述第一MOS管、所述第二MOS管和接地之间，所述第五MOS管的栅极连接所述第六MOS管的栅极，所述第六 MOS管的源漏极分别连接接地和第五、六MOS管的栅极及偏置电流；其中，第 i位射频数据控制的2
i
个所述放大器单元中的第五MOS管的栅极分别各自连接。
[0015]优选地，所述第一MOS管和所述第二MOS管采用薄氧低压管，所述第三 MOS管和所述第四MOS管分别采用厚氧中压管。
[0016]优选地，第一MOS管和所述第二MOS管的寄生电容小于所述第三MOS管和所述第四MOS管的寄生电容。
[0017]与现有技术相比，本技术的有益效果在于：本技术公开的数字射频机，采用模块的数字方式来实现逻辑混频和功率放大，可以有效地减小电路版图面积和电路功耗。
[0018]在进一步的方案中，数字逻辑混频器中包含数字逻辑门结构，可有效避免时钟泄露到功率放大器输出，提高射频发射机输出发射信号的质量。数字功率放大器合并了数模转换器和功率放大器的动能，简化了射频发射机的结构；而且射频发射机的数字基带输入数据可以为数字滤波后的数据，节省了模拟滤波器的成本。
[0019]在进一步的方案中，第一MOS管和第二MOS管采用薄氧低压管，可以有效地减小射频数据所驱动的容性负载；第三MOS管和第四MOS管采用厚氧中压管，可以隔离低压管与变压器以保护低压管的工作安全。
附图说明
[0020]图1是传统的射频发射机的结构示意图；
[0021]图2是本技术优选实施例的数字射频发射机的结构示意图；
[0022]图3是本技术优选实施例的数字逻辑混频器的电路结构示意图；
[0023]图4是图3中的数字逻辑混频器的输入输出信号示意图；
[0024]图5是本技术一个实施例的数字功率放大器的结构示意图；
[0025]图6是本技术另一个实施例的数字功率放大器的结构示意图。
具体实施方式
[0026]以下对本技术的实施方式作详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本技术的范围及其应用。
[0027]需要说明的是，当元件被称为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数字射频发射机，其特征在于，包括数字逻辑混频器、数字功率放大器和天线，所述数字逻辑混频器的输出端连接所述数字功率放大器的输入端，所述数字功率放大器的输出端与所述天线连接，所述数字逻辑混频器用于将输入到所述数字射频发射机的基带数据和射频本振时钟信号进行逻辑混频以生成射频数据，所述数字功率放大器用于将所述射频数据转换为模拟功率信号，所述天线用于将所述模拟功率信号发射出去。2.根据权利要求1所述的数字射频发射机，其特征在于，所述数字逻辑混频器包括第一逻辑与门和第一多路选择器，其中所述第一逻辑与门的第一输入端为所述基带数据，第二输入端连接所述第一多路选择器的输出端，输出端输出所述射频数据；所述第一多路选择器的第一输入端连接所述射频本振时钟信号，第二输入端连接所述射频本振时钟信号的反相信号；所述第一多路选择器用于根据所述基带数据的符号位选择所述射频本振时钟信号或者所述射频本振时钟信号的反相信号。3.根据权利要求2所述的数字射频发射机，其特征在于，所述数字逻辑混频器还包括第二逻辑与门和第二多路选择器，其中所述第二逻辑与门的第一输入端为所述基带数据，第二输入端连接所述第二多路选择器的输出端，输出端输出所述射频数据；所述第二多路选择器的第一输入端连接所述射频本振时钟信号的反相信号，第二输入端连接所述射频本振时钟信号；所述第二多路选择器用于根据所述基带数据的符号位选择所述射频本振时钟信号的反相信号或者所述射频本振时钟信号。4.根据权利要求1所述的数字射频发射机，其特征在于，所述数字功率放大器包括变压器和2
n
‑
1个相同的放大器单元，其中n为所述射频数据的位数，且第i位射频数据控制2
i
个放大器单元，0≤i≤n
‑
1。5.根据权利要求4所述的数字射频发射机，其特征在于，每个放大器单元包括开关管、电流调节模块和隔离模块，所述开关管的输入端连接所述射频数据，所述电流调节模块与所述开关管连接以用于调节各个所述放大器单元的电流，所述隔离模块连接在所述变压器的输入端和所述开关管的输出端之间以用于隔离所述开关管和所述变压器。6.根据权利要求4所述的数字射频发射...

【专利技术属性】
技术研发人员：邵辉，沈乐丰，赵少华，张为民，
申请(专利权)人：深圳捷扬微电子有限公司，
类型：新型
国别省市：