一种应用于超宽带的射频接收机电路制造技术

本发明专利技术公开了一种应用于超宽带的射频接收机电路，包括至少一个低噪声放大器、无源混频器、融合至少一个低通滤波器的可控增益放大器以及模数转换器，其中各个低噪声放大器的输出端均连接至无源混频器的第一输入端，无源混频器的第二输入端连接本振时钟信号，融合至少一个低通滤波器的可控增益放大器串联连接在无源混频器的输出端和模数转换器的输入端之间，模数转换器连接在融合至少一个低通滤波器的可控增益放大器的输出端和射频接收机电路的输出端之间，且融合至少一个低通滤波器的可控增益放大器中采用的所有运算放大器、以及模数转换器中的延时单元分别采用反相器结构。本发明专利技术能够减少占用面积、功耗，且降低成本。且降低成本。且降低成本。

【技术实现步骤摘要】
一种应用于超宽带的射频接收机电路


[0001]本专利技术涉及射频（radio frequency，RF）接收电路系统，具体地涉及集成电路（integrated circuit，IC）中的单路或多路RF接收器电路系统，进一步地，尤其涉及一种应用于超宽带的射频接收机电路。

技术介绍

[0002]超宽带（UWB）是一种具备低耗电与高速传输的无线个人区域网络通讯技术，适合需要高质量服务的无线通信应用。相对于窄带或者宽带，UWB主要有两方面的区别：一是超宽的带宽，根据最新的美国联邦通信委员会（FCC）的定义，中心频率大于2.5GHz的超宽带（UWB）系统其
‑
10dB带宽应达到500MHz；而对于中心工作频率低于2.5GHz的超宽带系统，
‑
10dB带宽至少应达到中心频率的20%。为了满足超宽带的性能要求，现有的射频接收机电路往往存在功耗大、占用面积大的缺点。
[0003]以上
技术介绍
内容的公开仅用于辅助理解本专利技术的构思及技术方案，其并不必然属于本专利申请的现有技术，在没有明确的证据表明上述内容在本专利申请的申请日已经公开的情况下，上述
技术介绍
不应当用于评价本申请的新颖性和创造性。

技术实现思路

[0004]为了解决上述技术问题，本专利技术提出了一种应用于超宽带的射频接收机电路，能够减少占用面积、功耗，且降低成本。
[0005]为了达到上述目的，本专利技术采用以下技术方案：本专利技术公开了一种应用于超宽带的射频接收机电路，包括至少一个低噪声放大器、无源混频器、融合至少一个低通滤波器的可控增益放大器以及模数转换器，其中各个所述低噪声放大器的输出端均连接至所述无源混频器的第一输入端，所述无源混频器的第二输入端连接本振时钟信号，所述融合至少一个低通滤波器的可控增益放大器串联连接在所述无源混频器的输出端和所述模数转换器的输入端之间，所述模数转换器连接在所述融合至少一个低通滤波器的可控增益放大器的输出端和射频接收机电路的输出端之间，且所述融合至少一个低通滤波器的可控增益放大器中采用的所有运算放大器、以及所述模数转换器中的延时单元分别采用反相器结构。
[0006]优选地，各个所述低噪声放大器均采用单端输入反相器结构，以通过开关一个或多个所述低噪声放大器来实现射频接收机接收并传递放大其中一个或多个接收通道的信号。
[0007]优选地，所述无源混频器为一个，且所述无源混频器的第一输入端同时接收至少一个所述低噪声放大器的信号，所述无源混频器的第二输入端连接的为50%占空比的差分本振时钟信号，且所述差分本振时钟信号的时钟频率与各个所述低噪声放大器的时钟频率一致。
[0008]优选地，所述无源混频器为同相正交混频器，所述同相正交混频器包括同相混频
器和正交混频器，且所述同相混频器和所述正交混频器的第一输入端连接在一起，以同时接收至少一个所述低噪声放大器的信号，所述同相混频器的第二输入端连接50%占空比的同相本振时钟信号，所述正交混频器的第二输入端连接50%占空比的正交本振时钟信号，且所述同相本振时钟信号和所述正交本振时钟信号的时钟频率分别与各个所述低噪声放大器的时钟频率一致。
[0009]优选地，所述融合至少一个低通滤波器的可控增益放大器中采用的所有运算放大器均采用共模反馈型的单级反相器结构。
[0010]优选地，其中共模反馈型的单级反相器结构包括第一至第二PMOS管、第一至第三NMOS管、运算放大模块，其中第一PMOS管和第一NMOS管的栅极分别连接第一电压输入端，第二PMOS管和第二NMOS管的栅极分别连接第二电压输入端，第一PMOS管和第一NMOS管的漏极分别连接第一电压输出端，第二PMOS管和第二NMOS管的漏极分别连接第二电压输出端，第一PMOS管和第二PMOS管的源极分别连接电流源，第一NMOS管和第二NMOS管的源极分别连接第三NMOS管的漏极，第三NMOS管的源极接地，所述第一电压输出端和所述第二电压输出端分别连接所述运算放大模块的两个输入端，所述运算放大模块的输出端连接第三NMOS管的栅极。
[0011]优选地，所述模数转换器采用基于时间数字转换器的模数转换器，且所述模数转换器中的延时单元采用反相器结构。
[0012]优选地，所述模数转换器包括采样器、电压
‑
时间转换器和包含延时单元的时间
‑
数字转换模块，其中所述采样器的输入端输入信号和时脉，所述采样器根据输入的时脉对输入的信号进行采样并将采样后的信号输出至电压
‑
时间转换器中，所述电压
‑
时间转换器将基于电压域的信号转换为基于时间域的信号并输出至时间
‑
数字转换模块，所述时间
‑
数字转换模块将基于时间域的信号转换为相应的数字信号并输出。
[0013]优选地，所述时间
‑
数字转换模块包括信号加总单元、2p(2
n
‑
1)个延时单元和2
n
级D触发器，其中各个所述延时单元分别采用反相器结构，2p(2
n
‑
1)个所述延时单元依次串联连接在电压
‑
时间转换器的开始输出端，第0级所述D触发器的信号输入端连接在电压
‑
时间转换器的开始输出端，第1至第2
n
‑
1级所述D触发器的信号输入端分别连接在所述延时单元的输出端，且每相邻两级所述D触发器的信号输入端之间连接有2p个所述延时单元，各级所述D触发器的时钟输入端分别连接在电压
‑
时间转换器的终止输出端，各级所述D触发器的清零端分别连接在电压
‑
时间转换器的清零输出端，各级所述D触发器的信号输出端分别连接在所述信号加总单元的输入端，所述信号加总单元用于将2
n
级所述D触发器输出的n位数字信号进行处理以产生输出信号，其中n、p分别为正整数。
[0014]优选地，所述时间
‑
数字转换模块包括信号加总单元、2(2q
‑
1)(2
n
‑
1)个延时单元和2
n
级D触发器，其中各个所述延时单元分别采用反相器结构，(2q
‑
1)*n个延时单元依次串联连接在电压
‑
时间转换器的开始输出端以形成第一延时单元路径，(2q
‑
1)*n个延时单元依次串联连接在电压
‑
时间转换器的反向开始输出端以形成第二延时单元路径，第0级所述D触发器的信号输入端、反向信号输入端分别连接在电压
‑
时间转换器的开始输出端、反向开始输出端，第1、3、
……
、2
n
‑
1级所述D触发器的信号输入端分别连接在所述第二延时单元路径上的所述延时单元的输出端，第1、3、
……
、2
n
‑
1级所述D触发器的反向信号输入端分别连接在所述第一延本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于超宽带的射频接收机电路，其特征在于，包括至少一个低噪声放大器、无源混频器、融合至少一个低通滤波器的可控增益放大器以及模数转换器，其中各个所述低噪声放大器的输出端均连接至所述无源混频器的第一输入端，所述无源混频器的第二输入端连接本振时钟信号，所述融合至少一个低通滤波器的可控增益放大器串联连接在所述无源混频器的输出端和所述模数转换器的输入端之间，所述模数转换器连接在所述融合至少一个低通滤波器的可控增益放大器的输出端和射频接收机电路的输出端之间，且所述融合至少一个低通滤波器的可控增益放大器中采用的所有运算放大器、以及所述模数转换器中的延时单元分别采用反相器结构。2.根据权利要求1所述的射频接收机电路，其特征在于，各个所述低噪声放大器均采用单端输入反相器结构，以通过开关一个或多个所述低噪声放大器来实现所述射频接收机电路接收并传递放大其中一个或多个接收通道的信号。3.根据权利要求1所述的射频接收机电路，其特征在于，所述无源混频器为一个，且所述无源混频器的第一输入端同时接收至少一个所述低噪声放大器的信号，所述无源混频器的第二输入端连接的为50%占空比的差分本振时钟信号，且所述差分本振时钟信号的时钟频率与各个所述低噪声放大器的时钟频率一致。4.根据权利要求1所述的射频接收机电路，其特征在于，所述无源混频器为同相正交混频器，所述同相正交混频器包括同相混频器和正交混频器，且所述同相混频器和所述正交混频器的第一输入端连接在一起，以同时接收至少一个所述低噪声放大器的信号，所述同相混频器的第二输入端连接50%占空比的同相本振时钟信号，所述正交混频器的第二输入端连接50%占空比的正交本振时钟信号，且所述同相本振时钟信号和所述正交本振时钟信号的时钟频率分别与各个所述低噪声放大器的时钟频率一致。5.根据权利要求1所述的射频接收机电路，其特征在于，所述融合至少一个低通滤波器的可控增益放大器中采用的所有运算放大器均采用共模反馈型的单级反相器结构。6.根据权利要求5所述的射频接收机电路，其特征在于，其中共模反馈型的单级反相器结构包括第一至第二PMOS管、第一至第三NMOS管、运算放大模块，其中第一PMOS管和第一NMOS管的栅极分别连接第一电压输入端，第二PMOS管和第二NMOS管的栅极分别连接第二电压输入端，第一PMOS管和第一NMOS管的漏极分别连接第一电压输出端，第二PMOS管和第二NMOS管的漏极分别连接第二电压输出端，第一PMOS管和第二PMOS管的源极分别连接电流源，第一NMOS管和第二NMOS管的源极分别连接第三NMOS管的漏极，第三NMOS管的源极接地，所述第一电压输出端和所述第二电压输出端分别连接所述运算放大模块的两个输入端，所述运算放大模块的输出端连接第三NMOS管的栅极。7.根据权利要求1所述的射频接收机电路，其特征在于，所述模数转换器采用基于时间数字转换器的模数转换器，且所述模数转换器中的延时单元采用反相器结构。8.根据权利要求7所述的射频接收机电路，其特征在于，所述模数转换器包括采样器、电压
‑
时间转换器和包含延时单元的时间
‑
数字转换模块，其中所述采样器的输入端输入信号和时脉，所述采样器根据输入的时脉对输入的信号进行采样并将采样后的信号输出至电压
‑
时间转换器中，所述电压
‑
时间转换器将基于电压域的信号转换为基于时间域的信号并输出至时间
‑
数字转换模块，所述时间
‑
数字转换模块将基于时间域的信号转换为相应的数字信号并输出。
9.根据权利要求8所述的射频接收机电路，其特征在于...

【专利技术属性】
技术研发人员：王丹，韩雨健，蔡于颖，陈煊，赵少华，张为民，
申请(专利权)人：深圳捷扬微电子有限公司，
类型：发明
国别省市：