应用于降压型DC-DC转换器的频率补偿电路制造技术

本发明专利技术公开了一种应用于降压型DC

【技术实现步骤摘要】
应用于降压型DC
‑
DC转换器的频率补偿电路


[0001]本专利技术涉及应用于电子电路
，涉及模拟集成电路，特别是一种应用于固定导通时间模式降压型DC
‑
DC转换器的频率补偿电路。

技术介绍

[0002]随着半导体集成电路的迅速发展，降压型DC
‑
DC转换器凭借其效率高、性能稳定、体积小等优点在越来越多的领域中得到了广泛的应用。降压型DC
‑
DC转换器具有多种控制技术，例如：电压模式、电流模式、迟滞模式、固定导通时间模式等。在这些控制模式中，固定导通时间模式凭借其快速的瞬态响应、轻载高效等特点在消费级电子中备受青睐。
[0003]图1展示了传统固定导通时间模式降压型DC
‑
DC转换器的主要模块以及外围器件。其中，C
IN
是输入电源的稳压电容，主要用于减小输入电源的纹波；电感L和输出电容C
OUT
构成LC滤波网络来产生稳定的输出电压；R
FBH
和R
FBL
是反馈电阻，通过设置它们的比值可以获得需要的输出电压；负载电阻R
L
则决定着负载电流的大小。另外，各模块的作用如下：比较器模块比较反馈电压V
FB
和基准电压V
REF
，当V
FB
减小至V
REF
时，逻辑模块控制驱动模块将高侧功率管M
H
打开，低侧功率管M
L
关断；导通时间产生模块产生固定的导通时间，当导通时间结束时，逻辑模块控制驱动模块将高侧功率管M
H
关断，低侧功率管M
L
打开；电感电流采样模块(对电感电流进行采样，并将采样后的电流传输到过流比较器和过零比较器；过流比较器会在电感电流过大时直接关断高侧功率管M
H
以防止过大的电流将芯片损坏；过零比较器会在电感电流快降到零时直接关断低侧功率管M
L
以防止电感电流倒灌而降低轻载效率。然而，由于高侧功率管M
H
的导通电阻、低侧功率管M
L
的导通电阻以及电感的直流电阻的影响，固定导通时间模式降压型DC
‑
DC转换器的工作频率会随着负载电流变化，负载电流越大，工作频率也会越大。这个增大的工作频率会带来额外的开关损耗，同时也会带来更严重的电磁干扰(EMI)问题。

技术实现思路

[0004]本专利技术的目的在于针对已有固定导通时间模式降压型DC
‑
DC转换器的不足，提出一种频率补偿电路，以缓解其工作频率随负载电流的增大而增大的问题，减小固定导通时间模式降压型DC
‑
DC转换器的电磁干扰问题，使DC
‑
DC转换器可以用于更多的应用环境中。
[0005]为实现上述目的，本专利技术的频率补偿电路包括导通时间调制模块和导通时间产生模块组成；其特征在于：导通时间调制模块根据电感电流采样模块对电感电流的采样电流，将产生导通时间的比较电压信号V
TON
调制为包含电感电流信息的电压信号V
TONMOD
，并将其出至导通时间产生模块；导通时间产生模块会用该包含电感电流信息的电压信号V
TONMOD
代替比较电压信号V
TON
来产生随负载电流变化的导通时间。这样，在负载电流变化时，导通时间也会根据负载电流产生一定的变化，从而减小工作频率的变化。
[0006]上述导通时间调制模块，包括4个PMOS管M1～M4、1个NMOS管M11、1个误差放大器、1个传输门以及4个电阻R1～R4；其中：
[0007]所述第一PMOS管M1～第四PMOS管M4共同构成共源共栅电流镜；所述第一PMOS管M1与第二PMOS管M2的栅极相连并连接至第三PMOS管M3的漏极，其源极共同连接至电源电压VCC，第一PMOS管M1的漏极连接第三PMOS管M3的源极，第二PMOS管M2的漏极连接第四PMOS管M4的源极；所述第三PMOS管M3与第四PMOS管M4的栅极相连并连接偏置电压V
B1
；
[0008]所述误差放大器EA的正相输入端连接产生导通时间的比较电压信号V
TON
，负相输入端与第一NMOS管M11的源极相连，其输出端连接第一NMOS管M11的栅极；该第一NMOS管M11的漏极连接第三PMOS管M3的漏极；
[0009]所述第一电阻R1和第二电阻R2串联跨接于第一NMOS管M11的源极与地GND之间；
[0010]所述第三电阻R3和第四电阻R4串联跨接于第四NMOS管M4的漏极与地GND之间，该第三电阻R3和第四电阻R4的公共端与电感电流采样模块输出的采样电流I
S
相连；
[0011]所述传输门TG1的输入端与第四PMOS管M4的漏极相连，输出端即为调制后的包含电感电流信息的电压信号V
TONMOD
。
[0012]上述导通时间产生模块，包括4个PMOS管M1～M4，1个高压NMOS管M11，2个低压NMOS管M12～M13，1个误差放大器EA，1个传输门TG2，1个比较器，3个电阻R
TON
、R5、R6，3个电容C1～C3；其中：
[0013]所述高压NMOS管M11的漏极通过电阻R
TON
连接输入电压V
IN
，其栅极连接使能信号EN，其源极通过电阻R5连接到地GND；所述第一电容C1与电阻R5并联；所述传输门TG2跨接于高压NMOS管M11的源极与误差放大器EA的正相输入端；
[0014]所述误差放大器EA的负相输入端连接低压NMOS管M12的源极，输出端连接低压NMOS管M12的栅极，该NMOS管M12的源极通过电阻R6连接到地GND；
[0015]所述第二电容C2跨接于误差放大器EA的正相输入端与地GND之间；
[0016]所述第一PMOS管M1～第四PMOS管M4共同构成共源共栅电流镜；所述第一PMOS管M1与第二PMOS管M2的栅极相连并连接至第三PMOS管M3的漏极，其源极共同连接至电源电压VCC，第一PMOS管M1的漏极连接第三PMOS管M3的源极，第二PMOS管M2的漏极连接第四PMOS管M4的源极；所述第三PMOS管M3与第四PMOS管M4的栅极相连并连接偏置电压V
B2
；所述第三PMOS管M3的漏极与低压NMOS管M12的漏极相连；所述第四PMOS管M4的漏极通过第三电容C3连接到地GND；
[0017]所述低压NMOS管M13的栅极连接控制信号DH，其源极连接到地GND，其漏极连接第四PMOS管M4的漏极；
[0018]所述比较器的正相输入端连接导通时间调制模块输出的调制后的包含电感电流信息的电压信号V
TONMOD
；负相输入端连接低压NMOS管M13的漏极；其输出端输出本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于降压型DC
‑
DC转换器的频率补偿电路，其特征在于：它包括导通时间调制模块和导通时间产生模块；所述导通时间调制模块根据电感电流采样模块对电感电流的采样电流值，将产生导通时间的比较电压信号V
TON
调制为包含电感电流信息的电压信号V
TONMOD
，并将其出至导通时间产生模块；导通时间产生模块采用该包含电感电流信息的电压信号V
TONMOD
代替比较电压信号V
TON
来产生随负载电流变化的导通时间；故在负载电流变化时，导通时间也会根据负载电流产生一定的变化，从而减小工作频率的变化。2.根据权利要求1所述的应用于降压型DC
‑
DC转换器的频率补偿电路，其特征在于导通时间调制模块，包括4个PMOS管M1～M4、1个NMOS管M11、1个误差放大器、1个传输门以及4个电阻R1～R4；所述第一PMOS管M1～第四PMOS管M4共同构成共源共栅电流镜；所述第一PMOS管M1与第二PMOS管M2的栅极相连并连接至第三PMOS管M3的漏极，其源极共同连接至电源电压VCC，第一PMOS管M1的漏极连接第三PMOS管M3的源极，第二PMOS管M2的漏极连接第四PMOS管M4的源极；所述第三PMOS管M3与第四PMOS管M4的栅极相连并连接偏置电压V
B1
；所述误差放大器EA的正相输入端连接产生导通时间的比较电压信号V
TON
，负相输入端与第一NMOS管M11的源极相连，其输出端连接第一NMOS管M11的栅极；该第一NMOS管M11的漏极连接第三PMOS管M3的漏极；所述第一电阻R1和第二电阻R2串联跨接于第一NMOS管M11的源极与地GND之间；所述第三电阻R3和第四电阻R4串联跨接于第四NMOS管M4的漏极与地GND之间，该第三电阻R3和第四电阻R4的公共端与电感电流采样模块输出的采样电流I
S
相连；所述传输门TG1的输入端与第四PMOS管M4的漏极相连，输出端即为调制后的包含电感电流信息的电压信号V

【专利技术属性】
技术研发人员：ꢀ五一IntClH零二M一四四，
申请(专利权)人：西安水木芯邦半导体设计有限公司，
类型：发明
国别省市：