一种具有最佳导通时间的零电流检测电路制造技术

本实用新型专利技术提出一种具有最佳导通时间的零电流检测电路,可实现功率管零电压导通，降低功率管开关损耗，显著提高了检测电路的传输效率，相对于现有的检测电路而言，本实用新型专利技术未使用迟滞比较器，避免了检测电路得到的导通时刻与最佳导通时间相差较远的问题，设置导通时刻计算电路，导通时刻计算电路结合t1与t2产生电路所输出V

【技术实现步骤摘要】
一种具有最佳导通时间的零电流检测电路


[0001]本技术涉及集成电路设计领域，更具体地，涉及一种具有最佳导通时间的零电流检测电路。

技术介绍

[0002]工作于临界导通模式(CRM)的电源管理芯片通常内部会有一个零电流检测(ZCD)电路。当检测到电感电流减小到零时刻，ZCD电路产生一个检测信号送入逻辑控制部分，来控制功率管重新导通，让电感再次进入充电阶段。
[0003]如图1所示，为一种工作在临界导通模式下的功率因数校正升压电路(CRM boost PFC)。当电感电流上升至比较器CMP的门限值时逻辑电路关断功率管Q1，电感开始放电，当电感电流减小到零时刻，ZCD电路通过检测辅助绕组上的电压信息来控制逻辑电路重新打开功率管，此时电感电流重新上升，通过上述的工作过程，电路通过可以工作在临界导通模式。
[0004]如图2所示，为一种常见的零电流检测电路，NM1
‑
NM5是NMOS管，PM1
‑
PM5是PMOS管，迟滞比较器U1为施密特触发器，ZCD端口通过图1中的电阻Rzcd接外部电感的辅助绕组。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有最佳导通时间的零电流检测电路，包括升压拓扑结构、采样电路、t1与t2产生电路、导通时刻计算电路、门驱动延时采样电路，升压拓扑结构由电感L2与其辅助绕组、功率管Q2、二极管D6组成,升压电感两端压降为V
IN
,通过电感L2与其辅助绕组作用产生V
D
，电感L2与功率管Q2的漏极、二极管D6正极连接，二极管D6负极电压为V
O
，所述辅助绕组输出端与采样电路输入端连接，所述辅助绕组用于得到与信号V
D
相关的信号V
zcd
，其特征在于，所述采样电路输出端与t1与t2产生电路输入端连接，采样电路用于采集输出信号V
A
、信号V
zcd1
，导通时刻计算电路输入端分别与t1与t2产生电路输出端、门驱动延时采样电路输出端连接，所述t1与t2产生电路用于产生信号V
t1
、信号V
t2
并对信号V
t1
、信号V
t2
进行逻辑运算后输出，所述门驱动延时采样电路输入端分别接收有门驱动输出信号V
GATE
、逻辑输出信号V
DRV
，门驱动延时采样电路用于将门驱动输出信号V
GATE
、逻辑输出信号V
DRV
输出至导通时刻计算电路，导通时刻计算电路用于得到输出功率管最佳导通时刻信号的V
ZCD_OUT
。2.如权利要求1所述的具有最佳导通时间的零电流检测电路，其特征在于，所述导通时刻计算电路包括电流源I 2、电流源I 3、电流源I4、NMOS管NM8、NMOS管NM9、NMOS管NM10、电容C4、电容C5、比较器CMP2、与门AND5，电流源I2与NMOS管NM8的漏极连接，门驱动延时采样电路输出端与NMOS管NM8栅极连接，NMOS管NM8的源极分别与电容C4、比较器CMP2的同相输入端连接，电流源I2在NMOS管NM8导通时给电容C4充电，电容C4起到表征门驱动输出信号V
GATE
与逻辑输出V
DRV
的时间差T
delay
的作用，若门驱动输出信号V
GATE
、逻辑输出信号V
DRV
时间差T
delay
越大则电容C4处的电压越大，电容C4上的电压信号V
B
进入比较器CMP2的同相输入端；电流源I 3与NMOS管NM9的漏极连接，t1与t2产生电路输出端与NMOS管NM9栅极连接...

【专利技术属性】
技术研发人员：陈天昊，李富华，
申请(专利权)人：苏州大学，
类型：新型
国别省市：