一种具有最佳导通时间的零电流检测电路制造技术

本实用新型专利技术提出一种具有最佳导通时间的零电流检测电路,可实现功率管零电压导通，降低功率管开关损耗，显著提高了检测电路的传输效率，相对于现有的检测电路而言，本实用新型专利技术未使用迟滞比较器，避免了检测电路得到的导通时刻与最佳导通时间相差较远的问题，设置导通时刻计算电路，导通时刻计算电路结合t1与t2产生电路所输出V

【技术实现步骤摘要】
一种具有最佳导通时间的零电流检测电路


[0001]本技术涉及集成电路设计领域，更具体地，涉及一种具有最佳导通时间的零电流检测电路。

技术介绍

[0002]工作于临界导通模式(CRM)的电源管理芯片通常内部会有一个零电流检测(ZCD)电路。当检测到电感电流减小到零时刻，ZCD电路产生一个检测信号送入逻辑控制部分，来控制功率管重新导通，让电感再次进入充电阶段。
[0003]如图1所示，为一种工作在临界导通模式下的功率因数校正升压电路(CRM boost PFC)。当电感电流上升至比较器CMP的门限值时逻辑电路关断功率管Q1，电感开始放电，当电感电流减小到零时刻，ZCD电路通过检测辅助绕组上的电压信息来控制逻辑电路重新打开功率管，此时电感电流重新上升，通过上述的工作过程，电路通过可以工作在临界导通模式。
[0004]如图2所示，为一种常见的零电流检测电路，NM1
‑
NM5是NMOS管，PM1
‑
PM5是PMOS管，迟滞比较器U1为施密特触发器，ZCD端口通过图1中的电阻Rzcd接外部电感的辅助绕组。功率管由导通状态切换到关断状态时，此时VD＝VO，通过辅助绕组变换之后此时ZCD端口电压为高电位，当VZCD大于VH时，U1的输入为高电位，NM5导通，NM4截止，比较器的反转电位变为VL，此时ZCD_OUT为零，功率管持续关断，电感电流持续下降。当电感电流下降到零时，由于电感与功率管寄生电容发生谐振，功率管与电感连接节点电压逐渐降低，即VD开始由VO下降，此时VZCD由于辅助绕组的作用也会由高电位开始下降。当VZCD下降到小于VL时，零电流检测电路比较器反转，ZCD_OUT反转为高电位，通过逻辑电路控制功率管Q1导通，使电感电流重新上升。
[0005]在临界导通模式下，功率管的最理想导通时刻应该是当其漏极电压VD在谐振过程中降低到零时开通功率管。较早的导通会在功率管的源漏两端产生大的Vds，引入开关损耗；而较晚的导通会使电路进入断续导通模式(DCM)，增加传输损耗。
[0006]而常见的零电流检测电路通过迟滞比较器U1检测ZCD端口处连接的辅助绕组的电压，即ZCD端口的电压，由迟滞比较器U1检测后，将ZCD端口的电压与电压基准进行比较来判断电感电流下降到零的时刻，从而直接打开功率管。通过这种方式得到的功率管导通时刻与最佳导通时间相差较远，会引入较大的开关损耗，降低电路的传输效率。
[0007]有鉴于此，为了解决现有零电流检测电路得到的导通时刻与最佳导通时间相差较远的问题，本技术提出一种可实现功率管零电压开通、降低功率管开关损耗、电路传输效率高的，一种具有最佳导通时间的零电流检测电路。

技术实现思路

[0008]本技术提出一种具有最佳导通时间的零电流检测电路，可实现功率管零电压导通，降低功率管开关损耗，显著提高了检测电路的传输效率，相对于现有的检测电路而
言，本技术未使用迟滞比较器，避免了检测电路得到的导通时刻与最佳导通时间相差较远的问题，设置导通时刻计算电路，导通时刻计算电路结合t1与t2产生电路所输出V
t1
、V
t2
输出功率管最佳导通时刻信号V
ZCD_OUT
，实现功率管零电压开通，降低了开关损耗并且提高了电路的传输效率。
[0009]一种具有最佳导通时间的零电流检测电路，包括升压拓扑结构、采样电路、t1与t2产生电路、导通时刻计算电路、门驱动延时采样电路，升压拓扑结构由电感L2与其辅助绕组、功率管Q2、二极管D6组成,升压电感两端压降为V
IN
,通过电感L2与其辅助绕组作用产生V
D
，电感L2与功率管Q2的漏极、二极管D6正极连接，二极管D6负极电压为V
O
，所述辅助绕组输出端与采样电路输入端连接，所述辅助绕组用于得到与信号V
D
相关的信号V
zcd
，其特征在于，所述采样电路输出端与t1与t2产生电路输入端连接，采样电路用于采集输出信号V
A
、信号V
zcd1
，导通时刻计算电路输入端分别与t1与t2产生电路输出端、门驱动延时采样电路输出端连接，所述t1与t2产生电路用于产生信号V
t1
、信号V
t2
并对信号V
t1
、信号V
t2
进行逻辑运算后输出，所述门驱动延时采样电路输入端分别接收有门驱动输出信号V
GATE
、逻辑输出信号V
DRV
，门驱动延时采样电路用于将门驱动输出信号V
GATE
、逻辑输出信号V
DRV
输出至导通时刻计算电路，导通时刻计算电路用于得到输出功率管最佳导通时刻信号的V
ZCD_OUT
。
[0010]在一些实施方式中，所述导通时刻计算电路包括电流源I2、电流源I3、电流源I4、NMOS管NM8、NMOS管NM9、NMOS管NM10、电容C4、电容C5、比较器CMP2、与门AND5，电流源I2与NMOS管NM8的漏极连接，门驱动延时采样电路输出端与NMOS管NM8栅极连接，NMOS管NM8的源极分别与电容C4、比较器CMP2的同相输入端连接，电流源I2在NMOS管NM8导通时给电容C4充电，电容C4起到表征门驱动输出信号V
GATE
与逻辑输出V
DRV
的时间差T
delay
的作用，若门驱动输出信号V
GATE
、逻辑输出信号V
DRV
时间差T
delay
越大则电容C4处的电压越大，电容C4上的电压信号V
B
进入比较器CMP2的同相输入端；电流源I3与NMOS管NM9的漏极连接，t1与t2产生电路输出端与NMOS管NM9栅极连接；电流源I4与NMOS管NM10的源极连接，信号V
t2
进入NMOS管NM10的栅极，NMOS管NM10的漏极与NMOS管NM9的源极与比较器CMP2的反相输入端、电容C5连接，电流源I3在NMOS管NM9导通时给电容C5充电；电流源I4在NMOS管NM10导通时给电容C5放电，通过充放电得到电容C5上的电压V
C
，信号V
C
进入比较器CMP2的同相输入端；与门AND5的一输入端与比较器CMP2的输出端连接，与门AND5的另一输入端连接信号V
t2
，与门AND5进行逻辑运算后输出功率管最佳导通时刻信号V
ZCD_OUT
。
[0011]在一些实施方式中，周期T1是功率管Q2导通的时间段，在周期T1期间，升压电感两端压降为V
IN
，电感L2上的电感电流I
L
持续上升；当电感电流上升到限流值时，逻辑控制部分触发功率管Q2关断，升压电感开始退磁，功率管Q2的漏极电压V
D
近似等于二极管本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有最佳导通时间的零电流检测电路，包括升压拓扑结构、采样电路、t1与t2产生电路、导通时刻计算电路、门驱动延时采样电路，升压拓扑结构由电感L2与其辅助绕组、功率管Q2、二极管D6组成,升压电感两端压降为V
IN
,通过电感L2与其辅助绕组作用产生V
D
，电感L2与功率管Q2的漏极、二极管D6正极连接，二极管D6负极电压为V
O
，所述辅助绕组输出端与采样电路输入端连接，所述辅助绕组用于得到与信号V
D
相关的信号V
zcd
，其特征在于，所述采样电路输出端与t1与t2产生电路输入端连接，采样电路用于采集输出信号V
A
、信号V
zcd1
，导通时刻计算电路输入端分别与t1与t2产生电路输出端、门驱动延时采样电路输出端连接，所述t1与t2产生电路用于产生信号V
t1
、信号V
t2
并对信号V
t1
、信号V
t2
进行逻辑运算后输出，所述门驱动延时采样电路输入端分别接收有门驱动输出信号V
GATE
、逻辑输出信号V
DRV
，门驱动延时采样电路用于将门驱动输出信号V
GATE
、逻辑输出信号V
DRV
输出至导通时刻计算电路，导通时刻计算电路用于得到输出功率管最佳导通时刻信号的V
ZCD_OUT
。2.如权利要求1所述的具有最佳导通时间的零电流检测电路，其特征在于，所述导通时刻计算电路包括电流源I 2、电流源I 3、电流源I4、NMOS管NM8、NMOS管NM9、NMOS管NM10、电容C4、电容C5、比较器CMP2、与门AND5，电流源I2与NMOS管NM8的漏极连接，门驱动延时采样电路输出端与NMOS管NM8栅极连接，NMOS管NM8的源极分别与电容C4、比较器CMP2的同相输入端连接，电流源I2在NMOS管NM8导通时给电容C4充电，电容C4起到表征门驱动输出信号V
GATE
与逻辑输出V
DRV
的时间差T
delay
的作用，若门驱动输出信号V
GATE
、逻辑输出信号V
DRV
时间差T
delay
越大则电容C4处的电压越大，电容C4上的电压信号V
B
进入比较器CMP2的同相输入端；电流源I 3与NMOS管NM9的漏极连接，t1与t2产生电路输出端与NMOS管NM9栅极连接...

【专利技术属性】
技术研发人员：陈天昊，李富华，
申请(专利权)人：苏州大学，
类型：新型
国别省市：