半导体存储器及其操作方法技术

提供了半导体存储器及其操作方法。半导体存储器包括：多个存储器块，每个存储器块包括多个选择晶体管和多个存储器单元；外围电路，用于对多个存储器块执行包括编程操作、读取操作和擦除操作的常规操作；以及控制逻辑，用于将外围电路控制为在加热模式下操作，在加热模式下，外围电路向多个存储器块施加热量。外围电路向多个存储器块施加热量。外围电路向多个存储器块施加热量。

【技术实现步骤摘要】
半导体存储器及其操作方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年5月4日向韩国知识产权局提交的韩国专利申请号10
‑
2021
‑
0057671的优先权，其全部公开内容通过引用并入本文。


[0003]本公开总体上涉及电子设备，并且更具体地涉及半导体存储器及其操作方法。

技术介绍

[0004]近来计算机环境的范式已转变为可以随时随地使用计算系统的普适的计算环境。这促进了诸如移动电话、数码相机、笔记本计算机等便携式电子设备的增加的使用。这样的便携式电子设备通常可以包括使用半导体存储器的存储器系统，即，数据存储设备。数据存储设备被用作便携式电子设备的主存储器设备或辅助存储器设备。
[0005]由于没有机械驱动部件，使用半导体存储器的数据存储设备具有优异的稳定性和耐久性、高信息存取速度和低功耗。在具有这些优点的存储器系统的示例中，数据存储设备包括通用串行总线(USB)存储器设备、具有各种接口的存储器卡、固态驱动装置(SSD)等。
[0006]半导体存储器通常被分类为易失性存储器设备和非易失性存储器设备。
[0007]非易失性存储器设备具有相对较慢的写入和读取速度，但即使在供电中断时仍保存所存储的数据。因此，非易失性存储器设备用于存储无论是否供电都要被保存的数据。非易失性存储器的示例包括只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存存储器、相变式RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电式RAM(FRAM)等。闪存存储器被分类为NOR型闪存存储器和NAND型闪存存储器。
[0008]通过在封装工艺之后执行红外(IR)回流工艺，半导体存储器可以被附接到PCB板。在回流工艺中封装的半导体存储器中包括的存储器单元被暴露于高温(例如，200℃或更高)，并且因此存储器单元的阈值电压分布可能改变。因此，在回流工艺被执行之前被编程在半导体存储器中的系统数据中可能发生错误。

技术实现思路

[0009]根据本公开的一个方面，提供了一种半导体存储器，包括：多个存储器块，每个存储器块包括多个选择晶体管和多个存储器单元；外围电路，被配置为对多个存储器块执行包括编程操作、读取操作和擦除操作的常规操作；以及控制逻辑，被配置为控制外围电路在加热模式下操作，在加热模式下，外围电路向多个存储器块施加热量。
[0010]根据本公开的另一方面，提供了一种半导体存储器，包括：多个存储器块，每个存储器块包括多个选择晶体管和多个存储器单元；外围电路，被配置为对多个存储器块执行包括编程操作、读取操作和擦除操作的常规操作；以及控制逻辑，被配置为在回流工艺之前控制外围电路在加热模式下操作，在加热模式下，外围电路向多个存储器块施加热量，其中
在加热模式下，外围电路被配置为通过电热退火(ETA)工艺来向多个存储器块施加热量。
[0011]根据本公开的又一方面，提供了一种用于操作半导体存储器的方法，方法包括：将自由模式数据编程在多个存储器块中的至少一个被选择的存储器块中；通过电热退火(ETA)工艺，执行向多个存储器块施加热量的预烘烤操作；将测试模式数据编程在至少一个被选择的存储器块中，并且检测失效位(fail bit)；以及当检测到的失效位的数目小于设定数目时，将系统数据编程在多个存储器块之中的系统块中。
附图说明
[0012]以下将参考附图来更全面地描述示例性实施例；然而，它们可以以不同的形式体现并且不应被解释为限于在本文中阐述的实施例。相反，这些实施例被提供来使得本公开将是彻底和完整的，并且将向本领域技术人员充分传达示例实施例的范围。
[0013]在附图中，为了图示清楚，尺寸可能被夸大。应当理解，当一个元件被称为在两个元件“之间”时，它可以是两个元件之间的仅有元件，或者还可以存在一个或多个中间元件。相同的附图标记始终指代相同的元件。
[0014]图1是图示了根据本公开的一个实施例的包括半导体存储器的存储器系统的框图。
[0015]图2是图示了图1所示的半导体存储器的示图。
[0016]图3是图示了三维配置的存储器块的示图。
[0017]图4是详细图示了图3中所示的任一存储器块的电路图。
[0018]图5是图示了图4中所示的存储器串的电路图。
[0019]图6是图示了根据本公开的一个实施例的半导体存储器的操作方法的示图。
[0020]图7是图示了在预烘烤操作和回流工艺中半导体存储器的内部温度的曲线图。
[0021]图8是图示了在图6所示的步骤S610的自由模式数据编程操作中在存储器单元的存储器层中捕获的电荷的示图。
[0022]图9是图示了在图6所示的步骤S620的预烘烤操作中在存储器单元的存储器层中捕获的电荷的示图。
[0023]图10是图示了存储器系统的另一实施例的示图。
[0024]图11是图示了存储器系统的另一实施例的示图。
[0025]图12是图示了存储器系统的另一实施例的示图。
[0026]图13是图示了存储器系统的另一实施例的示图。
具体实施方式
[0027]本文中公开的具体结构或功能描述仅是为了描述根据本公开的概念的实施例的目的。根据本公开的概念的实施例可以以各种形式来实现，并且不能被解释为限于在本文中阐述的实施例。
[0028]在下文中，将参考附图来详细描述本公开的示例性实施例，以使得本领域技术人员能够容易地实现本公开的技术精神。
[0029]实施例提供了能够改进数据可靠性的半导体存储器以及半导体存储器的操作方法。
[0030]图1是图示了根据本公开的一个实施例的包括半导体存储器的存储器系统的框图。
[0031]参考图1，存储器系统1000可以包括存储器设备1100、控制器1200和主机1300。存储器设备1100可以包括多个半导体存储器100。多个半导体存储器100可以被划分为多个组GR1至GRn。虽然在本公开的实施例中图示和描述了主机1300被包括在存储器系统1000中的情况，但是存储器系统1000可以仅包括控制器1200和存储器设备1100，并且主机1300可以被设置在存储器系统1000的外部。
[0032]在图1中，图示了存储器设备1100的多个组GR1至GRn分别通过第一至第n通道CH1至CHn而与控制器1200通信。稍后将参考图2来描述每个半导体存储器100。
[0033]多个组GR1至GRn中的每个组可以通过一个公共通道来与控制器1200通信。控制器1200可以通过多个通道CH1至CHn来控制存储器设备1100的多个半导体存储器100。
[0034]半导体存储器100可以通过在组装过程中执行回流工艺而被附接到PCB板。在半导体存储器100被附接到PCB基板之前，具有固件数据的系统数据可以被存储在半导体存储器1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器，包括：多个存储器块，每个存储器块包括多个选择晶体管和多个存储器单元；外围电路，被配置为对所述多个存储器块执行包括编程操作、读取操作和擦除操作的常规操作；以及控制逻辑，被配置为控制所述外围电路在加热模式下操作，在所述加热模式下，所述外围电路向所述多个存储器块施加热量。2.根据权利要求1所述的半导体存储器，其中在所述加热模式下，所述外围电路被配置为通过电热退火(ETA)工艺，将所述热量施加到所述多个存储器块。3.根据权利要求1所述的半导体存储器，其中在所述加热模式下，所述外围电路被配置为通过在所述多个选择晶体管中生成栅致漏极泄漏(GIDL)电流来生成所述热量。4.根据权利要求1所述的半导体存储器，其中在所述加热模式下，所述外围电路被配置为通过在所述多个选择晶体管中生成热载流子来生成所述热量。5.根据权利要求1所述的半导体存储器，还包括温度检测电路，所述温度检测电路被配置为检测所述半导体存储器的内部温度，并且被配置为将与检测到的所述内部温度相对应的温度信号输出到所述控制逻辑。6.根据权利要求5所述的半导体存储器，其中所述控制逻辑被配置为响应于所述温度信号来确定所述半导体存储器的内部温度，并且被配置为当确定所确定的所述内部温度高于设定温度范围时，结束所述加热模式。7.根据权利要求1所述的半导体存储器，其中在所述加热模式之前，所述控制逻辑被配置为控制所述外围电路将自由模式数据编程在所述多个存储器块之中的至少一个被选择的存储器块中。8.根据权利要求1所述的半导体存储器，其中在所述加热模式结束之后，所述控制逻辑被配置为控制所述外围电路将测试模式数据编程在所述多个存储器块之中的至少一个被选择的存储器块中，并且被配置为通过读取被编程在所述至少一个被选择的存储器块中的数据来执行失效位检测操作。9.根据权利要求8所述的半导体存储器，其中所述控制逻辑被配置为在作为所述失效位检测操作的结果检测到的失效位的数目等于或大于设定数目时，控制所述外围电路在所述加热模式下操作。10.根据权利要求8所述的半导体存储器，其中所述控制逻辑被配置为在作为所述失效位检测操作的结果检测到的失效位的数目小于设定数目时，控制所述外围电路将系统数据编程在所述多个存储器块之中的系统块中。11.一种半导体存储器，包括：多个存储器块，每个存储器块包括多个选择晶体管和多个存储器单元；外围电路，被配置为对所述多个存储器块执行包括编程操作、读取操作和擦除操作的常规操作；以及控制逻辑，被配置为在回流工艺之前控制所述外围电路在加热模式下操作，在所述加热模式下，所述外围电路向所述多个存储器块施加热量，其中在所述加热模式下，所述外围电路被配置为通过电热退火(ETA)工艺，将所述热量施加到所述多个存储器块。
12.根据权利要求11所述的半导体存...

【专利技术属性】
技术研发人员：李东旭，金炅玟，梁海昌，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：