一种智能计算模块电路、计算板卡及计算机制造技术

本申请公开了一种智能计算模块电路、计算板卡及计算机，基于本申请实施例的实施方案，本申请提供的计算板卡上配置有能够适配多种逻辑控制、提高计算板卡复用性的智能计算模块电路，该智能计算模块电路通过通信总线与高速连接器连接，再通过高速连接器与融合板卡和承载板分别进行通信，实现计算层、承载层和融合层之间的信息交互，智能计算模块电路为计算板卡的主要通信数据处理电路，配置了BMC/CPLD/PCH等管理芯片，为计算板卡增加不同的逻辑控制功能，使得本申请的计算板卡能够适配多种逻辑控制，提高计算板卡的复用性。此外，还提供了对外调试接口，用于所述计算板卡的主板调试，便于计算板卡的集成调试，使得计算板卡更开放、更灵活地为各种计算模型提供调试条件，增强适配性。强适配性。强适配性。

【技术实现步骤摘要】
一种智能计算模块电路、计算板卡及计算机


[0001]本申请涉及计算机
，具体而言，涉及一种智能计算模块电路、计算板卡及计算机。

技术介绍

[0002]目前业内的很多设备需要板卡进行运营，如计算板卡，基本上每种计算板卡都特有的配置，而且各有不同。针对不同的设备，设备集成商将不得不针对不同的计算机开发不同的计算板卡，这也就导致计算板卡的可重用性极低，不能重复利用。
[0003]基于上述原因，每种计算机板卡的数量都很难形成超大的规模，但是针对不同的应用场景，还得更换匹配的计算机，以便争取实现整个设备级的性能极致化。这就意味着，中小设备集成商不得不持续开发不同计算机规格、不同系列的各种板卡。更困难的是，可能中小设备集成商在某个领域或者某些领域没有什么技术积累，那就不得不花重金打造自己的团队，或者就将特定功能集的板卡外包给比较专注于某种或者某些计算机技术的第三方解决。但是针对外包第三方板卡来说，可能存在软硬件配合优化的层面的不协调。由于涉及到技术和商务的原因，或者是自有技术保护，多数第三方板卡不太愿意完全开放板卡内部的核心软硬件接口给集成方，更不用说完全开放给另外的第三方了。这样的情况容易导致来自不同家的第三方功能板卡出现局部功能重叠，或者出现数据交互流程的反复，事实上容易导致损害计算机的性能。
[0004]因此，如何提高计算板卡的可重用性、使其能够适应多种计算环境，以达到更智能、更开放、更灵活地为未来各种计算模型提供更优化的解决方案，是目前计算板卡需要考虑的技术方向。

技术实现思路

[0005]本申请的主要目的在于提供一种智能计算模块电路、计算板卡及计算机，以解决目前的问题。
[0006]为了实现上述目的，本申请提供了如下技术：
[0007]本申请第一方面提供一种智能计算模块电路，包括：
[0008]内存；
[0009]处理器；
[0010]通信总线；
[0011]高速连接器；
[0012]管理芯片；
[0013]所述内存电连接所述处理器；
[0014]所述处理器通过所述通信总线电连接所述高速连接器，所述高速连接器电连接融合板卡；
[0015]所述管理芯片电连接在所述处理器和承载板之间。
[0016]作为本申请的一种可选实施方案，可选地，所述内存为DDRA内存槽。
[0017]作为本申请的一种可选实施方案，可选地，所述处理器包括并行设置的处理器
‑
1和处理器
‑
2，所述处理器
‑
1和处理器
‑
2分别电连接一个所述内存。
[0018]作为本申请的一种可选实施方案，可选地，所述通信总线包括至少一PCI Express x 16高速总线、至少一DMI总线、至少一PCI Express x 1高速总线和至少一LPC总线，其中：
[0019]所述处理器的输出端通过所述PCI Express x 16高速总线电连接所述高速连接器、另一输出端通过所述DMI总线电连接所述管理芯片。
[0020]作为本申请的一种可选实施方案，可选地，所述高速连接器包括并行设置的高速连接器
‑
1和高速连接器
‑
2，所述高速连接器
‑
1和所述高速连接器
‑
2分别电连接所述融合板卡。
[0021]作为本申请的一种可选实施方案，可选地，所述处理器包括并行设置的处理器
‑
1和处理器
‑
2，所述高速连接器包括并行设置的高速连接器
‑
1和高速连接器
‑
2；其中：
[0022]所述处理器
‑
1通过一PCI Express x 16高速总线电连接所述高速连接器
‑
1，所述处理器
‑
2通过一PCI Express x 16高速总线电连接所述高速连接器
‑
2。
[0023]作为本申请的一种可选实施方案，可选地，所述管理芯片包括：
[0024]PCH芯片，其输入端通过所述DMI总线与所述处理器
‑
1的输出端电连接、输出端通过PCH芯片的VGA
‑
SATA
‑
USB
‑
PCIE引脚与所述承载板电连接。
[0025]作为本申请的一种可选实施方案，可选地，所述通信总线还包括：
[0026]BMC芯片，其输入端通过PCI Express x 1高速总线和LPC总线与所述PCH芯片的侧边输出端电连接、输出端通过BMC芯片的LAN
‑
IPMI
‑
UART引脚与所述承载板电连接。
[0027]本申请第二方面提供一种计算板卡，包括PCB板，所述PCB板上配置有第一方面所述的智能计算模块电路。
[0028]本申请第三方面提供一种计算机，包括第二方面所述的计算板卡。
[0029]与现有技术相比较，本申请能够带来如下技术效果：
[0030]基于本申请实施例的实施方案，本申请提供的计算板卡上配置有能够适配多种逻辑控制、提高计算板卡复用性的智能计算模块电路，该智能计算模块电路通过通信总线与高速连接器连接，再通过高速连接器与融合板卡和承载板分别进行通信，实现计算层、承载层和融合层之间的信息交互，智能计算模块电路为计算板卡的主要通信数据处理电路，配置了BMC/CPLD/PCH等管理芯片，为计算板卡增加不同的逻辑控制功能，使得本申请的计算板卡能够适配多种逻辑控制，提高计算板卡的复用性。此外，还提供了对外调试接口，用于所述计算板卡的主板调试，便于计算板卡的集成调试，使得计算板卡更开放、更灵活地为各种计算模型提供调试条件，增强适配性。
附图说明
[0031]构成本申请的一部分的附图用来提供对本申请的进一步理解，使得本申请的其它特征、目的和优点变得更明显。本申请的示意性实施例附图及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0032]图1是本技术计算机硬件的应用组成示意图；
[0033]图2是本技术智能计算模块电路的示意图。
具体实施方式
[0034]为了使本
的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
[0035]需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种智能计算模块电路，其特征在于，包括：内存；处理器；通信总线；高速连接器；管理芯片；所述内存电连接所述处理器；所述处理器通过所述通信总线电连接所述高速连接器，所述高速连接器电连接融合板卡；所述管理芯片电连接在所述处理器和承载板之间。2.如权利要求1所述的智能计算模块电路，其特征在于，所述内存为DDRA内存槽。3.如权利要求1所述的智能计算模块电路，其特征在于，所述处理器包括并行设置的处理器
‑
1和处理器
‑
2，所述处理器
‑
1和处理器
‑
2分别电连接一个所述内存。4.如权利要求3所述的智能计算模块电路，其特征在于，所述通信总线包括至少一PCI Express x 16高速总线、至少一DMI总线、至少一PCI Express x 1高速总线和至少一LPC总线，其中：所述处理器的输出端通过所述PCI Express x 16高速总线电连接所述高速连接器、另一输出端通过所述DMI总线电连接所述管理芯片。5.如权利要求1所述的智能计算模块电路，其特征在于，所述高速连接器包括并行设置的高速连接器
‑
1和高速连接器
‑
2，所述高速连接器
‑
1和所述高速连接器
‑
2分别电连接所述融合板卡。6.如权利要求5所述的智能计算模块电路，其特征在于，所述处理器包括并行设置的处理器
‑

【专利技术属性】
技术研发人员：谭德海，罗自信，
申请(专利权)人：上海力诺通信科技有限公司，
类型：新型
国别省市：