一种信号极性自动识别电路及SOC芯片制造技术

本实用新型专利技术提供一种信号极性自动识别电路及SOC芯片，该电路包括：40位移位寄存器10、四路选择器20、或非门30、第一异或门40、第一D触发器50、第二D触发器60、第二异或门70、缓冲器80。RS

【技术实现步骤摘要】
一种信号极性自动识别电路及SOC芯片


[0001]本技术通信
，尤其涉及一种RS
‑
485与UART间信号极性自动识别电路及SOC芯片。

技术介绍

[0002]RS
‑
485(EIA
‑
485)是一种常用的通信协议，在仪表、照明等行业有很广泛的应用。在实际应用中，经常采用SOC通过RS
‑
485接口进行通信。由于RS
‑
485使用差分信号进行信号传输，而普通SOC采用CMOS或TTL电平信号，因此，需要使用RS
‑
485收发器对信号进行转换。
[0003]典型的RS
‑
485信号收发器结构如图1所示。图中，A、B接RS
‑
485总线，R、RE、DE、D接SOC。RS
‑
485是半双工，不会同时收发，因此器件设计时RE和DE分别是低电平有效和高电平有效。在实际应用中，可将两个信号接在一起，实现一个控制信号切换输入输出。R是收发器将RS
‑
485信号转换成COMS或TTL电平的输出，用于接SOC的UART输入端口RXD，D是收发器将CMOS或TTL电平转换成RS
‑
485信号的输入，用于接SOC中UART的输出信号TXD。典型的SOC与RS
‑
485收发器的接线图如图2所示。
[0004]在实际布线施工时，当将RS
‑
485总线的两个信号线A、B接反时，会使SOC接收到反相的R信号，同时SOC输出到总线上的信号，也会是反相的信号。如果接收到反相信号，SOC就不能解析出正确的数据，通信就会失败。
[0005]但是，现场布线时通常是不带电接线，要等上电后才能发现A、B信号线是否接反的问题，如果接反则需要断电后重新接线。

技术实现思路

[0006]为解决
技术介绍
中存在的技术问题，本技术提出一种RS
‑
485与UART间信号极性自动识别电路及SOC芯片。
[0007]本技术提出一种信号极性自动识别电路，包括：40位移位寄存器10、四路选择器20、或非门30、第一异或门40、第一D触发器50、第二D触发器60、第二异或门70、缓冲器80；
[0008]40位移位寄存器10输出与四路选择器20输入连接，四路选择器20输出与或非门30的两路输入连接，或非门30输出与第一异或门40的第一路输入连接，第一异或门40输出与第一D触发器50的第一路输入连接，第一D触发器50输出与第二D触发器60的第一路输入连接，第一D触发器50输出与第二异或门70的第一路输入连接，第一D触发器50输出与第一异或门40的第二路输入连接，第一D触发器50输出与缓冲器80输入连接，第二D触发器60的输出与第二异或门70的第二路输入连接。
[0009]优选地，40位移位寄存器10采用40bit移位寄存器rx_idle_bit[39:0]，具有三个输入端口clk、en、rxd和四个输出端口Bit39:0、Bit31:0、Bit23:0和Bit15:0；输入端口clk、en、rxd分别输入时钟、使能、数据信号，四个输出端口与四路选择器20连接；
[0010]优选地，四路选择器20，具有五个输入端口和一个输出端口；其中四个输出端口与40位移位寄存器10的四个输出端口对应连接，另外一个输入端口rxs输入电平选择信号；输
出端口与或非门30连接。
[0011]优选地，或非门30，具有两个输入端口和一个输出端口，两个输入端口都与四路选择器20的输出端口连接，输出端口与第一异或门40连接。
[0012]优选地，第一异或门40，具有两个输入端口和一个输出端口；其中一个输入端口与或非门30的输出端口连接，另外一个输入端口与第一D触发器50的输出端口连接；输出端口与第一D触发器50的D端连接。
[0013]优选地，第一D触发器50，具有两个输入端口和一个输出端口；其中一个输入端口为D端，其与异或门40的输出端口连接，另外一个输入端口clk输入时钟信号；输出端口为Q端，该输出端口分别与异或门40、第二D触发器60、第二异或门70和缓冲器80连接作为它们的输入。
[0014]优选地，第二D触发器60，具有两个输入端口和一个输出端口；其中一个输入端口与第一D触发器50的输出端口连接，另外一个输入端口clk输入时钟信号；输出端口为Q端，该输出端口与第二异或门70的输入端口连接。
[0015]优选地，第二异或门70，具有两个输入端口和一个输出端口；其中一个输入端口与第二D触发器60的输出端口连接，另外一个输入端口与第一D触发器50的输出端口连接；输出端口rxc输出极性反转标志信号。
[0016]优选地，缓冲器80，具有一个输入端口和一个输出端口rxp；输入端口与第一D触发器50的输出端口连接，输出端口rxp输出当前极性标志信号。
[0017]本技术提出了一种SOC芯片，包括中央处理器CPU、片内总线、UART控制器，集成了上述的信号极性自动识别电路，40位移位寄存器10的输入端口clk和en与UART控制器连接，输入端口rxd与MUX连接，四路选择器20的输入端口rxs与UART控制器连接，第一D触发器50的输入端口clk与UART控制器连接，第二D触发器60的输入端口clk与UART控制器连接，第二异或门70的输出端口rxc与UART控制器连接，缓冲器80的输出端口rxp与MUX连接。
[0018]本技术的信号极性自动识别电路，RS
‑
485总线的两个信号线A、B正常接时，空闲电平为高(1)，低电平(0)作为有效起始位识别，正极性模式通信；RS
‑
485总线的两个信号线A、B接反时，空闲电平为低(0)，高电平(1)作为有效起始位识别，UART串口RXD信号极性自动识别电路识别后启动负极性模式通信。本技术的信号极性自动识别电路，支持RS
‑
485信号A、B互换，解决接反引起的各种问题。RS
‑
485的两根通信线A、B可以不进行区分，由SOC中UART信号极性自动识别电路进行判断。
附图说明
[0019]图1为典型的RS
‑
485收发电路。
[0020]图2为典型的SOC与RS
‑
485收发器的接线图。
[0021]图3为本技术提出的一种RS
‑
485与UART间信号极性自动识别电路的结构示意图。
[0022]图4为本技术中一种SOC芯片的结构示意图。
具体实施方式
[0023]本技术提出了一种信号极性自动识别电路，可应用在RS
‑
485与UART之间，支
持RS
‑
485信号A、B互换，解决接反引起的各种问题。
[0024]如图2和图4所示，基于RS
‑...

【技术保护点】

【技术特征摘要】
1.一种信号极性自动识别电路，其特征在于，包括：40位移位寄存器10、四路选择器20、或非门30、第一异或门40、第一D触发器50、第二D触发器60、第二异或门70、缓冲器80；40位移位寄存器10输出与四路选择器20输入连接，四路选择器20输出与或非门30的两路输入连接，或非门30输出与第一异或门40的第一路输入连接，第一异或门40输出与第一D触发器50的第一路输入连接，第一D触发器50输出与第二D触发器60的第一路输入连接，第一D触发器50输出与第二异或门70的第一路输入连接，第一D触发器50输出与第一异或门40的第二路输入连接，第一D触发器50输出与缓冲器80输入连接，第二D触发器60的输出与第二异或门70的第二路输入连接。2.根据权利要求1所述的信号极性自动识别电路，其特征在于，40位移位寄存器10采用40bit移位寄存器rx_idle_bit[39:0]，具有三个输入端口clk、en、rxd和四个输出端口Bit39:0、Bit31:0、Bit23:0和Bit15:0；输入端口clk、en、rxd分别输入时钟、使能、数据信号，四个输出端口与四路选择器20连接。3.根据权利要求1所述的信号极性自动识别电路，其特征在于，四路选择器20，具有五个输入端口和一个输出端口；其中四个输出端口与40位移位寄存器10的四个输出端口对应连接，另外一个输入端口rxs输入电平选择信号；输出端口与或非门30连接。4.根据权利要求1所述的信号极性自动识别电路，其特征在于，或非门30，具有两个输入端口和一个输出端口，两个输入端口都与四路选择器20的输出端口连接，输出端口与第一异或门40连接。5.根据权利要求1所述的信号极性自动识别电路，其特征在于，第一异或门40，具有两个输入端口和一个输出端口；其中一个输入端口与或非门30的输出端口连接，另外一个输入端口与第一D触发器50...

【专利技术属性】
技术研发人员：王宇浩，朱艳亮，刘方海，崔同杰，李冬，
申请(专利权)人：上海智创文达微电子有限公司，
类型：新型
国别省市：