一种用于混合封装PIM模块的DBC结构及PIM模块制造技术

本发明专利技术提供了一种适用于Si IGBT/SiC MOSFET混合封装PIM模块的DBC结构及PIM模块，涉及电子器件技术领域，解决了现有混合封装PIM模块产品失效率高的技术问题。该结构包括陶瓷层、位于陶瓷层下方的下铜层和位于陶瓷层上方的上铜层，上铜层包括对应焊接Si IGBT芯片位置设置的第一上铜层和对应焊接SiC MOSFET芯片位置设置的第二上铜层，且第一上铜层的厚度小于第二上铜层的厚度。本发明专利技术通过在Si IGBT/SiC MOSFET混合封装PIM模块DBC结构中采用不同厚度的铜层从而解决了混合封装PIM模块Si IGBT结温高，SiC MOSFET芯片短路时间短的问题，提高了混合封装模块可靠性。提高了混合封装模块可靠性。提高了混合封装模块可靠性。

【技术实现步骤摘要】
一种用于混合封装PIM模块的DBC结构及PIM模块


[0001]本专利技术涉及电子器件
，尤其是涉及一种适用于Si IGBT/SiC MOSFET混合封装PIM模块的DBC结构及PIM模块。

技术介绍

[0002]PIM(Power Integrated Module)模块是将IGBT、MOSFET和二极管等功率芯片集成，形成具有一定拓扑结构的模块，以减少连线产生的分布电感，提高电路功率密度，简化安装工艺，方便维修。常见PIM模块拓扑结构包括半桥、H桥、三相桥和七单元等。
[0003]光伏逆变器是PIM模块典型的应用场景，单相光伏逆变器通常采用全桥电路结构。为尽可能地降低开关器件的耗损，有时PWM(脉宽调制)控制策略使上桥臂IGBT1/IGBT3的开关频率设定为电网频率(例如50Hz)，而下桥臂的IGBT2/IGBT4则工作在较高的开关频率下，来实现输出正弦波。这样的工作模式对全桥逆变中的4个IGBT单元的性能要求不同。上桥臂工作在工频开关频率，所以对IGBT1/IGBT3要求具有低的饱和压降V
ce(sat)
，以降低系统的通态损耗，同时尽量降低二极管的反向恢复损耗，要求二极管具有快的恢复时间或者采用SiC肖特基势垒二极管(SBD)实现。下桥臂的IGBT单元工作在高频下，所以要求IGBT2/IGBT4开关损耗低，可进行高速开关。
[0004]Si基IGBT芯片作为双极器件，具有饱和压降V
ce(sat)
低的特性，但开关损耗较大，不适合高频应用。SiC基MOSFET芯片作为单级器件，开关损耗低，适合高频应用。基于上述特点，Vincotech公司新推出的光伏逆变器专用模块flowsol
‑
bi(p896
‑
e01)采用Si IGBT+SiC MOSFET混合封装实现。模块中boost电路是由SiC MOSFET和SiC肖特基势垒二极管组成。H桥电路上半桥由Si IGBT和SiC肖特基势垒二极管组成，下半桥由SiC MOSFET组成。根据实验结果，使用该混合Si IGBT+SiC MOSFET+SiC SBD模块的光伏逆变器，比使用纯Si IGBT模块的逆变器可以提高2个百分点。
[0005]Si IGBT/SiC MOSFET混合封装PIM模块中两种芯片特性不同，因此表现出两种不同的典型失效模式。Si IGBT芯片为双极器件，芯片自身损耗较大，电流密度低于SiC MOSFET，短路时间通常为10μs。而SiC MOSFET芯片为单级器件，芯片自身损耗低，电流密度大，短路时间通常为2
‑
3μs。短路失效是一种过热失效，短路过程中芯片承担母线电压乘短路电流产生的功耗，芯片最终由于过热导致失效。
[0006]双面覆铜板DBC(Direct Bonding Copper)是PIM模块的常用绝缘材料，具有优良的导热特性，高绝缘性，大电流承载能力，优异的耐焊锡性及高附着强度并可像PBC一样能刻蚀出各种线路图形，应用中DBC一面铜面通过腐蚀形成设计的线路图，一面铜和散热器连接。现有的PIM模块和IGBT模块等功率半导体模块DBC结构的上下铜层采用相同厚度铜层实现，如图1所示。然而现有的PIM模块主要存在以下缺点：1、芯片焊接层使用薄铜层时，SiC MOSFET芯片热容不足，短路耐量低，驱动保护电路不能对短路进行有效检测及动作，SiC MOSFET芯片短路失效率高；2、芯片焊接层使用厚铜层时，Si IGBT芯片热阻大，芯片产生的热量不能被及时耗散，芯片结温高，Si IGBT芯片过热失效率高。
IGBT芯片、SiC MOSFET芯片和实施例1至3中任一种的DBC结构，其中，Si IGBT芯片焊接在DBC结构的第一上铜层101的上表面，SiC MOSFET芯片焊接在DBC结构的第二上铜层102的上表面形成混合封装的PIM模块。或者优选地，可在位于第二上铜层102上表面设置的Si MOSFET芯片上表面焊接第三上铜层104形成另一种优选方式的混合封装的PIM模块，从而增加SiC MOSFET芯片周围的热容，提高SiC MOSFET芯片短路时间。
[0045]或者优选地，当第二上铜层围绕SiC MOSFET芯片的周边设置时，SiC MOSFET芯片焊接在第二上铜层102的中心所形成的用于容纳SiC MOSFET芯片的空腔内，从而形成又一种优选方式的混合封装的PIM模块。
[0046]优选地，如图2至图4所示，Si IGBT芯片和SiC MOSFET芯片分别与模块电流输出端103相连接。用于实现电流的输出。
[0047]PIM模块中使用双面覆铜板DBC进行芯片连接及绝缘，本专利技术针对Si IGBT/SiC MOSFET混合封装PIM模块的DBC结构进行改进，以提高模块的可靠性。其中，Si IGBT芯片为双极器件，芯片自身损耗较大，电流密度低于SiC MOSFET，短路时间通常为10μs，因此应用中需要降低芯片热阻来降低芯片工作结温，提高Si IGBT芯片可靠性。SiC MOSFET芯片为单极器件，芯片自身损耗低，电流密度大，短路时间通常为2
‑
3μs，因此应用中需要提高芯片短路时间，提高SiC MOSFET芯片可靠性。本专利技术针对Si IGBT芯片与SiC MOSFET芯片的不同，对Si IGBT芯片采用薄铜层降低芯片热阻，降低芯片工作结温。SiC MOSFET芯片采用厚铜层提高热容，降低SiC MOSFET芯片短路时芯片温度，提高SiC MOSFET芯片短路时间，解决了上述芯片应用中存在的问题。
[0048]在本专利技术的描述中，需要说明的是，除非另有说明，“多个”的含义是两个或两个以上；术语“上”、“下”、“左”、“右”、“内”、“外”、“前端”、“后端”、“头部”、“尾部”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0049]在本专利技术的描述中，还需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可视具体情况理解上述术语在本专利技术中的具体含义。
[0050]以上所述，仅为本专利技术的具体实施方式，但本专利技术的保护范围并不局限于此，任何熟悉本
的技术人员在本专利技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本专利技术的保护范围之内。因此，本专利技术的保护范围应以所述权利要求的保护范围为准。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于混合封装PIM模块的DBC结构，其特征在于，包括陶瓷层(104)、位于所述陶瓷层(104)下方的下铜层(105)和位于所述陶瓷层(104)上方的上铜层，其中，所述上铜层包括对应焊接Si IGBT芯片位置设置的第一上铜层(101)和对应焊接SiC MOSFET芯片位置设置的第二上铜层(102)，且所述第一上铜层(101)的厚度小于所述第二上铜层(102)的厚度。2.根据权利要求1所述的适用于Si IGBT/SiC MOSFET混合封装PIM模块的DBC结构，其特征在于，所述第一上铜层(101)的厚度为0.25～0.4mm，所述第二上铜层(102)的厚度为0.4～1mm。3.根据权利要求2所述的适用于Si IGBT/SiC MOSFET混合封装PIM模块的DBC结构，其特征在于，所述第一上铜层(101)的厚度为0.3mm，所述第二上铜层(102)的厚度为1mm。4.根据权利要求3所述的适用于Si IGBT/SiC MOSFET混合封装PIM模块的DBC结构，其特征在于，所述上铜层还包括模块电流输出端(103)，所述模块电流输出端(103)的铜层厚度与所述第二上铜层(102)的厚度相一致。5.根据权利要求1所述的适用于Si IGBT/SiC MOSFET混合封装PIM模块的DBC结构，其特征在于，所述第一上铜层(101)对应Si IGBT芯片的底部设置在所述陶瓷层(104)的上表面，所述第二上铜层(102)对应SiC MOSFET芯片的底部设置在所述陶瓷层(104)的上表面。6.根据权利要求1所述的适用于Si IGBT/SiC MOSFET混合封装PIM模块的DBC结构，其特征在于，所述第一上铜层(101)对应Si IGBT芯片的底部设置在所述陶瓷层(104)的上表面，所述第二上铜...

【专利技术属性】
技术研发人员：金明星，
申请(专利权)人：北一半导体科技广东有限公司，
类型：发明
国别省市：