一种多槽位系统中的单板上电控制装置制造方法及图纸

本实用新型专利技术公开了一种多槽位系统中的单板上电控制装置，所述单板分别插设于一个槽位中，系统为每一槽位分配有一个ＢＩＤ信息，所述上电控制装置包括上电控制电路和开关电路，所述上电控制电路包括至少两路延时支路，每一路延时支路为所述ＢＩＤ信息的一条信息位线，按照对应ＢＩＤ信息位的电平选择接通或者断开，所述延时支路中至少有两路串联有一电容，各路延时支路并联构成的并联支路的一端通过一电阻连接系统电源的一端，并联支路的另一端连接系统电源的另一端，所述开关电路连接于所述并联支路和单板电源输入之间。本实用新型专利技术实现了对不同槽位单板的不同上电时序控制。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及通信设备的单板上电技术，更具体地说，涉及一种多槽位系统中的单板上电控制装置。
技术介绍
通信设备上单板功耗都比较大，如果多块单板同时上、下电，其冲击对电源的影响将会很大，而一块单板在热插拔时也会对其它单板也会产生冲击，由于瞬间拉低电源电流，有可能造成其它单板异常复位，并且由于很多芯片都有很多种不同的电源，比如core电压，I/O电压等，芯片内部初始化和配置需要对这些电源上电先后顺序进行控制，防止芯片由于上电时序不对导致工作异常。目前比较常用的上电控制的系统解决方案有：1、如图1，其方案是：单板上使用MOS管，通过延缓MOSFET管的导通时间，利用MOSFET管未完全导通时的高阻来实现电流浪涌抑制功能。单板上电后，通过150K电阻对22U电容充电，电容电压慢慢上升，NMOS管栅极电压也就上升，NMOS慢慢打开，当电压达到NMOS管完全导通时电压时，NMOS管完全导通，呈低电阻，电流畅通。缓启动过程得以实现，也可以用相同的原理去控制不同电压的上电时序。这种方案的缺点是：由于是模拟器件搭建的电路，精确的时间没有办法控制，只能估算一个大概的时间，并且当系统所有的单板为同一种单板时，上电瞬间还是会对电源产生很大的冲击。2、如图2，其方案是：使用专用的IC，比如Lattice公司出产的ispPAC-POWR1208芯片，以完成上电时序控制和电源监控功能。VMON[1，12]为监控电源的输入管脚，监控这些输入电源，在输出管脚产生对NMOS管或者LCO或者开关电源的导通，可以编程分别控制每一路的电源。这种方案的缺点是：由于专用IC的使用，增加了成本，并且当系统-->所有的单板为同一种单板时，当上电瞬间还是会对电源产生很大的冲击。3、使用应用于服务器的IPMS系统。IPMS系统能单元组成具体包括智能平台管理控制器(IPMC)、智能平台管理总线(IPMB)、独立的电源供应模块及系统相关联接口电路。IPMB采用可靠性比较高的can—bus，系统上电后，所有线卡的IPMC电路单元上电，经由IPMC上active的CAN开始完成系统扫描等完成初始化工作，然后通过智能平台管理总线(IPMB)CAN总线，按照程序依次控制其它线卡上电，如根据登记的CAN节点ID大小，依次延迟200ms通知CAN节点将线卡内DC/DC电源模块的控制端由off打开为on，线卡内的IPMC需要检测判断上电是否成功，并反馈给管理IPMC，完成单板以板内上电时序控制，同时实现了缓启。这种方案的缺点是：设计复杂，设计周期长，成本高，而且没有在相类似的系统中成熟的使用案例，风险比较大。
技术实现思路
有鉴于上述情况，本技术提供了一种多槽位系统中的单板上电控制装置，能够简单方便地实现对不同单板的上电时序控制。为了解决上述技术问题，本技术采用了如下技术方案：一种多槽位系统中的单板上电控制装置，所述单板分别插设于一个槽位中，系统为每一槽位分配有一个BID信息，所述上电控制装置包括上电控制电路和开关电路，所述上电控制电路包括至少两路延时支路，每一路延时支路为所述BID信息的一条信息位线，按照对应BID信息位的电平选择接通或者断开，所述延时支路中至少有两路串联有一电容，各路延时支路并联构成的并联支路的一端通过一电阻连接系统电源的一端，并联支路的另一端连接系统电源的另一端，所述开关电路连接于所述并联支路和单板电源输入之间。进一步的，所述延时支路中的每一路中串联有一电容，各路延时支路中串联的电容值互不相同。所述的上电控制装置的特点还在于，开关电路的两输入端之间还连接有一个二极管串联电路。所述二极管串联电路中包括一稳压二极管。-->所述开关电路可以为NMOS开关电路。也可以为光耦电路。本技术通过设置多路延时支路，延时支路中至少有两路串联有不同容值的电容，每一路延时支路对应系统的BID信息的一位，通过BID信息位电平不同，可以选择接入或者断开该路延时支路，从而使得在不同槽位上并联的电容值不同，因而产生不同的延时时间，保证了不同槽位之间可以具有不同的上电时序，实现对单板不同上电时序的控制。附图说明图1是现有技术中的MOS管控制热插拔及上电方案的电路结构示意图；图2是现有技术中的专用IC控制上电时序方案的电路结构示意图；图3是本技术具体实施方式中的光耦电路的上电控制装置结构示意图；图4是本技术具体实施方式中的NMOS电路的上电控制装置结构示意图。具体实施方式下面对照附图并结合具体实施方式对本技术做详细说明。参见图3和图4，本技术具体实施方式的单板上电控制装置主要的实现思想是：通过并联不同容值的电容产生不同的总电容值C，通过对这个电容C和一个电阻R上电，控制NMOS管或者光偶是否导通，从而控制单板是否上电。由公式t＝RC，可以得出不同的时间，即可以产生不同的上电延迟。如图3所示，以一个8槽位的系统为例，系统背板为各个槽位的单板提供3位的本槽位的BID[0，2]信息，可以为不同槽位分配不同的BID信息，例如1槽位为000，2槽位为001…8号槽位为111，为1指的是在背板上连接到-48VGND电平上，为0指的是在背板上连接到-48V电平上。称图中BID信息的每一条信息位线为一路延时支路，可以在每一路延时支路中都串联一电容，当然，如果要求的不同上电时序种类不多的话，也可不必每一路延时支路都串联电容，例如图示三路延时支路中可以只有两路串联有电容。各路延时支路并联构成一并联支路，并联支路的一端(图中-->为-48VGND电平端)通过一电阻连接系统电源的一端，并联支路的另一端连接系统电源的另一端，由于各路延时支路对应于BID信息的每一位，而BID各信息位根据电平值的不同而选择连接到-48VGND电平或者-48V电平，因而延时支路也就按照BID信息位的电平不同而选择接通到并联支路中或者是从并联支路中断开，因此，根据BID信息的不同，并联支路将会产生不同的并联电容值。称并联支路和电阻为上电控制电路，上电控制电路通过开关电路连接单板电源输入，开关电路在图3所示的实施例中为光耦电路，在图4所示的实施例中为NMOS电路，开关电路位于并联支路和单板电源输入之间，其两输入端连接上电控制电路的两输出端，两输出端连接单板电源的DC-DC模块的“ON”和“-48V”管脚。开关电路的两输入端之间还连接有一个二极管串联电路。在本实施例中，二极管串联电路包括一个稳压二极管和一个普通二极管。其中，稳压二极管用于稳定电容两端的电压，而普通二极管则用于促进电容的放电。系统上电时，单板上的48V电源的DC-DC模块的使能管脚悬空(即高电平)，而使能为低有效，所以单板不上电。背板送上来的BID信号直接连接到大小不同的电容上，电容的大小可选为3种，单板插在不同槽位就像打开不同的电容的开关，从而产生不同的充电电容，由于上电时间t＝RC，所以会产生不同的延时来控制单板上NMOS管或光耦等导通与否，实现给整个系统上的不同槽位的上电延时控制。以电容分别为C1＝22U、C2＝10U、C3＝47U，槽位分别为1、2，R＝15K为例具体说明：在单板上BIDO接22U电容的负极，BID1接10U的负极，BID2接47U的负极，在背板上(根据槽位不同而不同)1槽位BID[0，2]都接-48本文档来自技高网...

【技术保护点】
一种多槽位系统中的单板上电控制装置，所述单板分别插设于一个槽位中，其特征在于，系统为每一槽位分配有一个ＢＩＤ信息，所述上电控制装置包括上电控制电路和开关电路，所述上电控制电路包括至少两路延时支路，每一路延时支路为所述ＢＩＤ信息的一条信息位线，按照对应ＢＩＤ信息位的电平选择接通或者断开，所述延时支路中至少有两路串联有一电容，各路延时支路并联构成的并联支路的一端通过一电阻连接系统电源的一端，并联支路的另一端连接系统电源的另一端，所述开关电路连接于所述并联支路和单板电源输入之间。

【技术特征摘要】
1.一种多槽位系统中的单板上电控制装置，所述单板分别插设于一个槽位中，其特征在于，系统为每一槽位分配有一个BID信息，所述上电控制装置包括上电控制电路和开关电路，所述上电控制电路包括至少两路延时支路，每一路延时支路为所述BID信息的一条信息位线，按照对应BID信息位的电平选择接通或者断开，所述延时支路中至少有两路串联有一电容，各路延时支路并联构成的并联支路的一端通过一电阻连接系统电源的一端，并联支路的另一端连接系统电源的另一端，所述开关电路连接于所述并联支路和单板电源输入之间...

【专利技术属性】
技术研发人员：李宏起，申雅玲，
申请(专利权)人：中兴通讯股份有限公司，
类型：实用新型
国别省市：94[中国|深圳]