一种数字音频信号传输系统及方法技术方案

为降低音频数据传输以及播放过程中的噪音，本发明专利技术提供了一种数字音频信号传输系统。该传输系统通过一计数器来控制系统中的数模转换装置，从而克服了音频数据发送装置与数模转换装置工作时钟频率不一致所带来的问题，保证所述数模转换装置的工作时钟频率与数据输入频率在整个音频数据传输以及播放过程中都能保持一定的比例关系，从而使音频信号得到比较清晰的再现。

【技术实现步骤摘要】
一种数字音频信号传输系统及方法
本专利技术涉及数据传输领域，特别涉及数字音频数据的传输。技术背景对于数字音频处理器来说，比较理想的是集音频解码、音频处理、数模转换等功能于一身，但是这种集成型的芯片通常造价很高，并且如果其中一个功能模块不能正常工作也会影响到其他装置的运行。因此，目前通常的做法是由具有音频解码或音频录制功能的发送装置，具有音频处理功能的接收装置，以及数模转换装置以及相应的总线一起组成一音频传输系统。如图1所示，发送装置T向接收装置R发送数据传输时钟信号SCK、声道选择信号WS，以及数字音频数据SD。经过接收装置R的处理，数字音频数据DATA被发送给数模转换装置DAC。同时，接收装置R根据WS的变化频率(即音频数据的采样频率Fs)产生同步信号SYN，并将SYN发送给所述数模转换装置DAC。如图2A所示，在数据传输时钟SCK的每一个周期内有一数字音频数据SD被发送给接收装置R。声道选择信号WS定义了播放数字音频信号的声道，例如，当WS为高电平时数字音频信号将被右声道播放，当WS为低电平时数字音频信号将被左声道播放。如图2B所示，当同步信号SYN为高电平时数模转换装置DAC才读入一经过处理的音频数据DATA，因此SYN的频率决定了DAC的数据输入频率。可见通常情况下，发送装置T的音频信号采样频率Fs与数模转换装置DAC的数据输入频率Fs’是一致的。数模转换装置DAC对于同步信号SYN的频率即DAC数据输入频率Fs’与DAC的工作时钟频率Fmclk’之间的关系有着明确的要求，例如Fmclk’＝256*Fs’，Fmclk’＝384*Fs’，Fmclk’＝512*Fs’。根据不同的DAC和配置可以有不同的选择，-->但是这种比例关系一旦固定下来，在音频播放过程中是不允许变动的。当音频数据从发送装置T发出时，发送装置T的工作频率Fmclk与音频数据采样频率Fs是满足上述关系的。如前所述，音频采样频率Fs与DAC的数据输入频率是一致的，因此，如果要保持上述Fmclk’与Fs’的稳定的比例关系就要求发送装置T和接收装置R的工作时钟频率必须完全相同。但是，由于发送装置T和接收装置R是两个相互独立的工作模块，因此它们的工作时钟频率不能保证完全相同，那么Fmclk’/Fs’将不能维持固定的值，通常是周期性的变化，这将导致DAC不能正确的对音频数据进行还原，并将引入大量噪音。现有技术中解决上述问题的做法如图3A所示，将发送装置T的工作时钟信号通过接收装置R直接发送给数模转换装置DAC。但是，并非所有的芯片都有足够的管脚支持该种时钟信号的直接传输。另一种现有技术的做法如图3B所示，由于数据传输系统时钟信号SCK是由发送装置T的工作时钟经过分频处理得到的，因此在所述音频传输系统中增加一锁相环电路PLL对接收装置R所接收到的数据传输时钟信号SCK进行倍频，从而得到与所述发送装置T一致的工作时钟频率，并将其作为所述数模转换装置DAC的工作频率。但是采用所述锁相环电路PLL将会使得整个系统的成本大大增加。因此，目前还没有一种能够解决发送装置T工作时钟与接收装置R工作时钟不一致问题的低成本方案。
技术实现思路
本专利技术的目的是在不大幅提高芯片成本的前提下，解决数字音频传输过程中由于发送装置工作时钟与数模转换装置工作时钟不一致而引入大量噪音的问题。本专利技术提供了一种数字音频信号传输系统，包括发送装置、接收装置和数模转换装置，还包括一计数器；所述发送装置向所述接收装置发送数据传输时钟信号、声道选择信号以及数字音频数据；所述接收装置向所述数模转换装置-->传输经过处理的数字音频数据；所述计数器通过计数产生一同步信号对所述数模转换装置进行控制，当所述计数器计数到一预定数值时，来自于所述接收装置的经过处理的数字音频数据被读入所述数模转换装置。其中，所述预定数值与所述同步信号频率之积等于所述数模转换装置的工作时钟频率。如上所述的数字音频信号传输系统还可以包括一多路选择器。其中，所述计数器通过计数产生同步信号一作为所述多路选择器的一个输入信号，所述接收装置根据声道选择信号产生同步信号二作为所述多路选择器的另一个输入；在所述多路选择器输出的同步信号三的控制下，来自于所述接收装置的经过处理的数字音频数据被读入所述数模转换装置。其中，所述预定数值与所述同步信号一频率之积等于所述数模转换装置的工作时钟频率。前述的发送装置可以是音频解码装置，接收装置可以是音频处理装置，音频传输的总线可以是I2S总线，其中的数字音频数据可以是串行数据或是并行数据。另外，所述预定数值可以根据所述数模转换装置要求而确定。本专利技术还提供了一种进行数字音频信号传输方法，包括：以数模转换装置的工作频率为计数频率的计数操作；以及当计数到一预定数值时就将数字音频数据送入数模转换装置的操作。本专利技术技术方案在不增加芯片的管脚数目也不影响系统成本的前提下，解决了音频数据发送装置与数模转换装置工作时钟不一致而引入噪声的问题。附图说明图1是传统的数字音频信号传输系统结构图；图2A是发送装置向接收装置传输的信号时序图；图2B是数模转换装置数据接口工作时序图；图3A是现有技术中解决发送装置工作时钟与数模转换装置工作时钟不一致的数字音频信号传输系统结构图；图3B是现有技术中解决发送装置工作时钟与数模转换装置工作时钟不一致的另一种数字音频信号传输系统结构图；-->图4A是本专利技术技术方案所记载的数字音频信号传输系统结构图；图4B是本专利技术技术方案所记载的另一种数字音频信号传输系统结构图；图5是采用不同技术方案所还原得到的音频信号比较图。具体实施方式本专利技术为实现前述专利技术目的，采用了一种新型的数字音频信号传输系统。在该传输系统中，如图4A所示，控制数模转换装置DAC读取数据的同步信号SYN由一个计数器C产生，该计数器C的计数频率与所述数模转换装置DAC的工作时钟频率Fmclk’相同。当所述计数器C计数到某一预定的计数值时，C就发送一个脉冲信号给数模转换装置DAC，则DAC读入一音频数据DATA。这里所述的某一预定的数值可以根据不同的DAC而定，例如256、384、512等。本专利技术所记载的数字音频信号传输系统的工作过程可以通过以下的例子来进一步说明。例如所述发送装置T的工作时钟频率Fmclk＝12.288MHz，音频采样率Fs＝48KHz，它们之间的关系满足Fmclk＝256*Fs。但是，所述接收装置R及所述数模转换装置DAC的工作时钟频率Fmclk’＝12.00MHz。如果数模转换装置DAC的数据输入频率Fs’仍然保持与发送装置T的采样频率Fs一致的话，在整个音频传输过程中就会出现Fmclk’≠256*Fs’的情况，这将导致DAC无法正确的对音频信号进行还原。为了解决这个问题，在原有的数字音频信号传输系统中加入了计数器C，由C来负责产生控制数模转换装置DAC的同步信号SYN。将计数器C的计数频率配置为所述数模转换装置DAC的工作频率Fmclk’。这样，每当计数到256的整数倍时，计数器C就向数模转换装置DAC发送一个脉冲，DAC就读入一音频数据。这样，尽管发送装置T和接收装置R的工作时钟并不完全相同，在整个音频传输过程中仍然保持了Fmclk’＝256*Fs’的固定比例关系。本专利技术的另一个实施例如图本文档来自技高网...

【技术保护点】
一种数字音频信号传输系统，包括发送装置、接收装置和数模转换装置，其特征在于所述传输系统还包括一计数器；所述发送装置向所述接收装置发送数据传输时钟信号、声道选择信号以及数字音频数据；所述接收装置向所述数模转换装置传输经过处理的 数字音频数据；所述计数器通过计数产生一同步信号对所述数模转换装置进行控制，当所述计数器计数到一预定数值时，来自于所述接收装置的经过处理的数字音频数据被读入所述数模转换装置。

【技术特征摘要】
1.一种数字音频信号传输系统，包括发送装置、接收装置和数模转换装置，其特征在于所述传输系统还包括一计数器；所述发送装置向所述接收装置发送数据传输时钟信号、声道选择信号以及数字音频数据；所述接收装置向所述数模转换装置传输经过处理的数字音频数据；所述计数器通过计数产生一同步信号对所述数模转换装置进行控制，当所述计数器计数到一预定数值时，来自于所述接收装置的经过处理的数字音频数据被读入所述数模转换装置。2.如权利要求1所述的传输系统，其特征在于该系统还包括一多路选择器；所述计数器通过计数产生同步信号一作为所述多路选择器的一个输入信号，所述接收装置根据所述声道选择信号产生同步信号二作为所述多路选择器的另一个输入；在所述多路选择器输出的同步信号三的控制下，来自于所述接收装置的经过处理的数字音频数据被读入所述数模转换装置。3.如权利要求1所述的传输系统，其特征在于所述预...

【专利技术属性】
技术研发人员：张怡浩，
申请(专利权)人：北京中星微电子有限公司，
类型：发明
国别省市：11[中国|北京]