本申请涉及芯片验证，本申请提供一种锁相环测试方法、装置、设备及存储介质，所述方法根据锁相环pll的输出频率范围设置输出频率，获得测试样例；通过uvm测试平台，将待测dut模块与所述测试样例之间进行数据连接，所述uvm测试平台与所述待测dut模块进行处理，获得相应的处理结果，将所述处理结果进行对比，获得对比结果。通过上述方式，本发明专利技术提出一种基于通用验证方法学uvm平台的锁相环pll测试方法，所述方法通过uvm平台进行实施，调用测试样例组件、adapter组件、driver组件、在测试样例中可以按所需频率进行设置，而且通过功能覆盖率的收集可以使得pll进行充分有效的验证。解决了当前芯片验证效率低下的问题。当前芯片验证效率低下的问题。
【技术实现步骤摘要】
锁相环测试方法、装置、设备及存储介质
[0001]本专利技术涉及芯片验证
，尤其涉及一种锁相环测试方法、装置、设备及计算机可读存储介质。
技术介绍
[0002]在摩尔定律的驱动下，每18个月，相同面积内可集成的晶体管数量增加一倍，为超大规模集成电路的设计提供了可能，同时也为验证工作带来了新的挑战，随着计算机功能的不断丰富，在计算机芯片的设计中，测试验证已成为整个芯片开发流程中开销最大的工作，占整个设计周期的比例越来越大。当前的验证平台的可重用性低，导致芯片验证效率低下。因此，提高芯片测试验证的效率，高效地对计算机芯片的功能进行测试已变得至关重要，如何快速有效的开发出可重用性高的验证平台，提高当前芯片验证效率是本领域技术人员需要解决的问题。
技术实现思路
[0003]本专利技术的主要目的在于提供一种锁相环测试方法、装置、设备及计算机可读存储介质，旨在解决现有芯片验证效率低的技术问题。
[0004]为实现上述目的，本专利技术提供一种锁相环测试方法，所述方法包括以下步骤：根据锁相环pll的输出频率范围设置输出频率，根据所述输出频率，随机抽取所述输出频率的相关计算参数，获得随机变量，根据所述随机变量，获得测试样例；通过uvm测试平台，将待测dut模块与所述测试样例之间进行数据连接，获得事务类数据transaction包，根据所述事务类数据transaction包，所述uvm测试平台与所述待测dut模块进行处理，获得相应的处理结果，将所述处理结果进行对比，获得对比结果；根据所述对比结果，调用覆盖率数据收集cov组件，收集覆盖率，当所述覆盖率符合要求时，结束所述锁相环测试。
[0005]进一步地，所述根据锁相环pll的输出频率范围设置输出频率，根据所述输出频率，随机抽取所述输出频率的相关计算参数，获得随机变量，根据所述随机变量，获得测试样例，包括：
[0006]根据锁相环pll的输出频率范围设置输出频率，根据所述输出频率，抽取参数，获得随机变量；
[0007]根据所述随机变量，进行计算，获得计算结果，将所述计算结果写入到相应的锁状态寄存器中进行配置，获得所述测试样例。
[0008]进一步地，所述通过uvm测试平台，将待测dut模块与所述测试样例之间进行数据连接，获得事务类数据transaction包，根据所述事务类数据transaction包，所述uvm测试平台与所述待测dut模块进行处理，获得相应的处理结果，将所述处理结果进行对比，获得对比结果之前，还包括：
[0009]调用基本测试base_test组件，对环境env组件进行实例化；
[0010]调用所述env组件，进行适配器adapter组件、输入接口input_agent组件、输出接
口output_agent组件、参考模型rm组件以及计分板scoreboard组件的实例化操作，并将各组件间的事务级通信接口tlm通信端口实例化，连接组件间通信端口；
[0011]调用所述input_agent组件，进行驱动器driver组件、序列发生器sequencer组件以及监视器monitor组件的实例化操作，并连接所述driver组件以及所述序列发生器sequencer组件之间的通信端口，完成所述待测dut模块以及所述uvm的实例化。
[0012]进一步的，所述通过uvm测试平台，将待测dut模块与所述测试样例之间进行数据连接，获得事务类数据transaction包，根据所述事务类数据transaction包，所述uvm测试平台与所述待测dut模块进行处理，获得相应的处理结果，将所述处理结果进行对比，获得对比结果，包括：
[0013]通过所述uvm测试平台，将所述待测dut模块与所述测试样例之间进行数据连接，调用adapter组件，完成数据的转换，获得事务类数据transaction包，并进行所述transaction包的可读写数据转换操作；
[0014]调用input_agent组件，对所述transaction包进行处理，获得处理后数据包；
[0015]调用rm组件，模拟所述待测dut模块的功能，对所述处理后数据包进行相应频率的转化计算，获得转换后的频率数据，并将所述频率数据发送给scoreboard组件；
[0016]调用所述scoreboard组件，将所述待测dut模块处理的数据与所述频率数据进行对比，获得对比结果。
[0017]进一步地，所述调用input_agent组件，对所述transaction包进行处理，获得处理后数据包，包括：
[0018]调用sequencer组件，将所述transaction包传输给driver组件；
[0019]调用所述driver组件，接收所述transaction包，将所述transaction包中的信息转换成所述待测dut模块可接受的信号，按照通用异步收发器uart的时序协议，对所述待dut的输入端口进行驱动；
[0020]调用所述monitor组件，采集所述输入端口的数据，将所述数据转换为所述transaction包格式，获得所述处理后数据包。
[0021]进一步地，所述调用所述scoreboard组件，将所述待测dut模块处理的数据与所述频率数据进行对比，获得对比结果之后，还包括：
[0022]当所述待测dut模块处理的数据与所述频率数据相同时，则pll的状态值为1，所述待测dut模块的设计正确；
[0023]当所述待测dut模块处理的数据与所述频率数据不同时，则所述状态值不为1，所述待测dut模块的设计不正确。
[0024]进一步地，所述根据所述对比结果，调用覆盖率数据收集cov组件，收集覆盖率，当所述覆盖率符合要求时，结束所述锁相环测试，包括：
[0025]当所述待测dut模块的设计正确时，调用所述cov组件，收集所述覆盖率，判断所述覆盖率是否为100％，当所述覆盖率为100％时，结束所述锁相环测试。
[0026]此外，为实现上述目的，本专利技术还提供一种锁相环测试装置，所述锁相环测试装置包括：测试样例生成模块，用于根据锁相环pll的输出频率范围设置输出频率，根据所述输出频率，随机抽取所述输出频率的相关计算参数，获得随机变量，根据所述随机变量，获得测试样例；待测设计测试模块，用于通过uvm测试平台，将待测dut模块与所述测试样例之间
进行数据连接，获得事务类数据transaction包，根据所述事务类数据transaction包，所述uvm测试平台与所述待测dut模块进行处理，获得相应的处理结果，将所述处理结果进行对比，获得对比结果；覆盖率判断模块，用于根据所述对比结果，调用覆盖率数据收集cov组件，收集覆盖率，当所述覆盖率符合要求时，结束所述锁相环测试。
[0027]此外，为实现上述目的，本专利技术还提供一种锁相环测试设备，所述锁相环测试设备包括处理器、存储器、以及存储在所述存储器上并可被所述处理器执行的锁相环测试程序，其中所述锁相环测试程序被所述处理本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种锁相环测试方法，其特征在于，所述锁相环测试方法包括以下步骤：根据锁相环pll的输出频率范围设置输出频率，根据所述输出频率，随机抽取所述输出频率的相关计算参数，获得随机变量，根据所述随机变量，获得测试样例；通过uvm测试平台，将待测dut模块与所述测试样例之间进行数据连接，获得事务类数据transaction包，根据所述事务类数据transaction包，所述uvm测试平台与所述待测dut模块进行处理，获得相应的处理结果，将所述处理结果进行对比，获得对比结果；根据所述对比结果，调用覆盖率数据收集cov组件，收集覆盖率，当所述覆盖率符合要求时，结束所述锁相环测试。2.如权利要求1所述的锁相环测试方法，其特征在于，所述根据锁相环pll的输出频率范围设置输出频率，根据所述输出频率，随机抽取所述输出频率的相关计算参数，获得随机变量，根据所述随机变量，获得测试样例，包括：根据锁相环pll的输出频率范围设置输出频率，根据所述输出频率，抽取参数，获得随机变量；根据所述随机变量，进行计算，获得计算结果，将所述计算结果写入到相应的锁状态寄存器中进行配置，获得所述测试样例。3.如权利要求1所述的锁相环测试方法，其特征在于，所述通过uvm测试平台，将待测dut模块与所述测试样例之间进行数据连接，获得事务类数据transaction包，根据所述事务类数据transaction包，所述uvm测试平台与所述待测dut模块进行处理，获得相应的处理结果，将所述处理结果进行对比，获得对比结果之前，还包括：调用基本测试base_test组件，对环境env组件进行实例化；调用所述env组件，进行适配器adapter组件、输入接口input_agent组件、输出接口output_agent组件、参考模型rm组件以及计分板scoreboard组件的实例化操作，并将各组件间的事务级通信接口tlm通信端口实例化，连接组件间通信端口；调用所述input_agent组件，进行驱动器driver组件、序列发生器sequencer组件以及监视器monitor组件的实例化操作，并连接所述driver组件以及所述序列发生器sequencer组件之间的通信端口，完成所述待测dut模块以及所述uvm的实例化。4.如权利要求1所述的锁相环测试方法，其特征在于，所述通过uvm测试平台，将待测dut模块与所述测试样例之间进行数据连接，获得事务类数据transaction包，根据所述事务类数据transaction包，所述uvm测试平台与所述待测dut模块进行处理，获得相应的处理结果，将所述处理结果进行对比，获得对比结果，包括：通过所述uvm测试平台，将所述待测dut模块与所述测试样例之间进行数据连接，调用adapter组件，完成数据的转换，获得事务类数据transaction包，并进行所述transaction包的可读写数据转换操作；调用input_agent组件，对所述transaction包进行处理，获得处理后数据包；调用rm组件，模拟所述待测dut模...
【专利技术属性】
技术研发人员：王飞龙，
申请(专利权)人：上海亿家芯集成电路设计有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。