降低高速半导体激光器漏电流的芯片制作方法技术

本发明专利技术提出一种降低高速半导体激光器漏电流的芯片制作方法，步骤S1：在脊波导结构的wafer表面生长一层SiO2薄膜，并在SiO2薄膜上制作光刻胶图形；步骤S2：采用RIE干刻去除曝光区域的SiO2，并采用碱性溶液去除表面的光刻胶；步骤S3：配置湿法腐蚀溶液，将wafer放入该溶液中静置腐蚀，使得P

【技术实现步骤摘要】
降低高速半导体激光器漏电流的芯片制作方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种降低高速半导体激光器漏电流的芯片制作方法。

技术介绍

[0002]传统的DFB激光器制作方法如下：在basewafer上生长SiO2，通过光刻方法获得脊波导光刻图形。然后通过RIE设备进行干法刻蚀SiO2，形成脊两侧的沟槽。然后使用含有Br2、HBr和H20的溶液进行P
‑
InGaAs层的腐蚀，再通过H3PO4和HCl溶液进行P
‑
InP包层的腐蚀，停止于P
‑
InGaAsP层，完成脊波导的工序。随着高速通信技术的发展，对芯片的性能要求也在提升，半导体芯片加工的设计尺寸、表面处理等方面的要求也越来越高。该方法使P
‑
InGaAsP层以及底下的P
‑
InP层得以保留，电激励后电流会侧向扩散，造成漏电流的产生，不利于高速激光器的功率要求。

技术实现思路

[0003]为了克服现有技术存在的缺陷，本专利技术提供了一种降低高速半导体激光器漏电流的芯片制作方法。其采用脊波导形貌上再通过槽内湿法腐蚀的工艺，去除P
‑
InGaAsP以及部分底下的P
‑
InP层，减少注入电流的扩散，以改善漏电流现象。
[0004]本专利技术具体采用以下技术方案：一种降低高速半导体激光器漏电流的芯片制作方法，其特征在于：步骤S1：在脊波导结构的wafer表面生长一层SiO2薄膜，并在SiO2薄膜上制作光刻胶图形；步骤S2：采用RIE干刻去除曝光区域的SiO2，并采用碱性溶液去除表面的光刻胶；步骤S3：配置湿法腐蚀溶液，将wafer放入该溶液中静置腐蚀，使得P
‑
InGaAsP层和部分P
‑
InP层腐蚀去除；步骤S4：使用BOE溶液，去除表面的SiO2。
[0005]进一步地，在步骤S1中，SiO2薄膜厚度为150nm。
[0006]进一步地，在步骤S2中：刻蚀掉的SiO2厚度为150nm；碱性溶液为20% KOH溶液；碱性溶液处理之后，再经过有机溶液丙酮，甲醇，异丙醇处理，然后再用去离子水冲洗，并进行O2辉光，达到去除表面光刻胶的目的。
[0007]在步骤S3中：湿法腐蚀溶液为含有HBr、H2O2和H20溶液；静置腐蚀腐蚀深度为30
‑
100nm；静置腐蚀后，进行去离子水冲洗10分钟。
[0008]相比于现有技术，本专利技术及其优选方案采用脊波导形貌上再通过槽内湿法腐蚀的
工艺，去除P
‑
InGaAsP以及部分底下的P
‑
InP层，减少注入电流的扩散，改善漏电流现象。
附图说明
[0009]下面结合附图和具体实施方式对本专利技术进一步详细的说明：图1为本专利技术实施例提供的降低高速半导体激光器漏电流的芯片制作方法的步骤流程图；图2为本专利技术实施例提供的脊波导结构wafer的示意图；图3为本专利技术实施例提供的wafer生长SiO2后的示意图；图4为本专利技术实施例提供的wafer湿法腐蚀后的示意图；图5为本专利技术实施例提供的wafer腐蚀后去除SiO2的俯视图；图6为本专利技术实施例提供的wafer腐蚀后去除SiO2的侧视图；图7为本专利技术实施例提供的wafer腐蚀后去除SiO2的整体示意图；图8为本专利技术实施例提最终制作完成的高速半导体激光器结构示意图；图中：1
‑
SiO2薄膜；2
‑
P
‑
InGaAs层；3
‑
P
‑
InP包层；4
‑
P
‑
InGaAsP层；5
‑
P
‑
InP层；6
‑
有源区；7
‑
衬底。
具体实施方式
[0010]为让本专利的特征和优点能更明显易懂，下文特举实施例，并配合附图，作详细说明如下：下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。
[0011]如图1
‑
图8所示，本专利技术实施例提供一种降低高速半导体激光器漏电流的芯片制作方法，包括如下步骤：S1，在脊波导结构的wafer表面生长一层SiO2薄膜1，并在第一层SiO2薄膜1上制作第一个光刻胶图形；S2，RIE干刻去除曝光区域的SiO2薄膜1，并采用碱性溶液去除表面的光刻胶；S3，配置湿法腐蚀溶液为含有HBr、H2O2和H20的混合液，将wafer放入该溶液中静置腐蚀，使得P
‑
InGaAsP层4和部分P
‑
InP层5被腐蚀去除；S4，使用BOE溶液，去除表面的SiO2薄膜1，完成本工序的处理，进行后续工艺制作。如在P
‑
InGaAsP层4上进一步覆盖P
‑
InP包层3和P
‑
InGaAs层2，以完成芯片的制备。
[0012]在本实施例中，外延结构的衬底7层为InP材质，有源区6为InAlGaAs，同时SiO2薄膜1是采用PECVD(等离子体增强化学气相沉积)生长而成，其厚度控制在150nm，可以便于后续的制作，接着再在SiO2薄膜1表面旋涂一层光刻胶并采用光刻的方法得到光刻胶图形。接着通过刻蚀后将光刻图形转移至SiO2薄膜1上，再进行湿法腐蚀。
[0013]作为本专利技术实施例的优化方案，如图3所示，在S2步骤中，碱性溶液为20%的KOH溶液，后续用加热的丙酮再进行表面处理。优选的，采用有机溶液去除光刻胶的具体方式为：先在加热的丙酮中清洗，接着在甲醇和异丙醇中清洗，然后在去离子水中清洗，最后采用氧
气等离子体中辉光。在本实施例中，碱性溶液和有机溶液的作用都可以去除wafer表面的光刻胶，等离子体辉光的作用是去除外延片表面残留的光刻胶颗粒，等离子体所用的功率50
‑
100w，时间为5
‑
10min。
[0014]作为本专利技术实施例的优化方案，如图5
‑
7所示，在S3步骤中，采用湿法腐蚀溶液含有HBr、H2O2和H20的溶液可以同时去除四元半导体材料以及InP材料，避免了多步腐蚀的影响；在脊波导两边间隔一定的区域使得侧向腐蚀不会影响到脊波导的形貌。方法能够较好的去除P
‑
InGaAsP层4和部分P
‑
InP层5，又能够使得脊波导层不受破坏保证激光器的性能稳定可靠。在S4步骤中，BOE为HF与NH4F的混合液。
[0015]本专利不局限于最佳实施方式，任何人在本专利的启示下都可以得出其它各种形式的降低高速半导体激光器漏电流的芯片制作方法，凡依本专利技术申请专利范围所做的均等变化与修饰，皆应属本专利的涵盖范围。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种降低高速半导体激光器漏电流的芯片制作方法，其特征在于：步骤S1：在脊波导结构的wafer表面生长一层SiO2薄膜，并在SiO2薄膜上制作光刻胶图形；步骤S2：采用RIE干刻去除曝光区域的SiO2，并采用碱性溶液去除表面的光刻胶；步骤S3：配置湿法腐蚀溶液，将wafer放入该溶液中静置腐蚀，使得P
‑
InGaAsP层和部分P
‑
InP层腐蚀去除；步骤S4：使用BOE溶液，去除表面的SiO2。2.根据权利要求1所述的降低高速半导体激光器漏电流的芯片制作方法，其特征在于：在步骤S1中，SiO2...

【专利技术属性】
技术研发人员：施文贞，吴林福生，杨重英，唐琴，伍蓉，王诚鹏，缪锦章，
申请(专利权)人：福建中科光芯光电科技有限公司，
类型：发明
国别省市：