使用隧穿电流的放大器偏置控制制造技术

描述了用于使用半导体晶体管中的量子栅极隧穿的已知现象来限定电荷耦合放大器的DC状态的装置和方法。其中隧穿电流为双极(通过对PMOS晶体管和NMOS晶体管进行配对)的第一级与具有受控共模电压的第二级结合，第二级可以用来控制第一级隧穿电流并从而控制输入端处的共模电压。这可以在不使用可能降低性能或功耗的附加元件的情况下完成，因为输入器件既处理输入信号又保持电路的DC工作点。该方法不仅可以有利地用于本文描述的电荷耦合放大器，而且可以有利地用于其他电容耦合电路例如电荷平衡模数转换器(ADC)和数模转换器(DAC)。平衡模数转换器(ADC)和数模转换器(DAC)。平衡模数转换器(ADC)和数模转换器(DAC)。

【技术实现步骤摘要】
【国外来华专利技术】使用隧穿电流的放大器偏置控制
[0001]本申请要求于2020年3月10日提交的美国临时申请第62/987,464号和于2021年3月9日提交的美国申请第17/196,914号的优先权，这两个申请通过引用整体并入本文中。


[0002]本专利技术总体上涉及信号处理，更具体地涉及信号放大器中的偏置控制。

技术介绍

[0003]在需要测量低带宽下非常小的信号的信号处理应用中，期望存在低噪声。然而，在包含半导体器件的硅芯片上难以实现能够处理这样的低带宽信号同时限制噪声的电路。
[0004]代表真实世界中的现象的大量电信号通常以低频出现。例如，音频信号处理频率从20赫兹(Hz)至约20千赫兹(KHz)的信号。脑电图(EEG)信号的频率从小于1Hz至约500Hz，心电图(ECG)信号的频率从几毫赫兹至小于10Hz。在这些示例和许多其他示例中，不存在直流(DC)信号，即频率为零的信号。
[0005]图1是根据现有技术的当仅存在交流(AC)信号而没有DC信号时可以使用的类型的简单放大器电路100的图。在这种情况下，放大器U1可以是如图1所示的使用电容器的“(AC)耦合”。如本领域所公知的，当电容器C1的阻抗小于电阻器R1的阻抗(即，电阻)时，信号将以等于电阻器值的比值的倒数(即，
‑
R2/R1)的增益从输入端In传递到输出端Out。由于电容器的阻抗为1/jωC，因此通过放大器电路的最小频率为1/2πR1C1。
[0006]如本领域还公知的，噪声由电路中的部件产生并随环境温度而变化。具体地，电阻元件产生4kTRB的噪声“方差”(噪声的电压的平方)，其中：
[0007]k是玻尔兹曼常数，约为1.38
×
10
‑
23
或1.38e
‑
23；
[0008]T是环境温度，单位为开氏度(
°
K)；
[0009]R是电阻器的电阻，单位为欧姆；以及
[0010]B是电路的带宽，单位为Hz。
[0011]因此，如果图1中的电路100在指定的低噪声下工作，则可以计算R1的最大值。例如，如果在1Hz至500Hz的信号范围内的总噪声电压小于10纳伏(nanovolt)均方根(nV RMS)，则：
[0012][0013]要实现这一点，使用T＝300
°
K、k＝1.38e
‑
23和B＝500Hz会得到R的最大值R
max
＝12欧姆。
[0014]由于如上所述将通过电路100的最小频率由f
min
＝1/2πR1C1给出，并且R1可以不大于12欧姆，因此电容器C1的值必须是13毫法拉(mF)。在打算在硅芯片上实现电路100的情况下，这是不切实际的高电容值，因为这样的芯片上的最大可用值通常在100皮法(pF)的量级上，更典型的值约为10pF。
[0015]图2是本领域已知的另一简单放大器电路200的图，该放大器电路200可以与AC信号一起使用来代替图1的放大器电路100。电路200是“电荷域”放大器电路(也被称为“电荷
耦合”或“电容耦合”)，因为在电容器C2上累积了通过电容器C1流入的任何电荷。电路200的增益由电容的比值
‑
C1/C2给出。
[0016]然而，在电路200中，无法定义电荷的绝对值，因此无法知道电路的DC电压(与DC信号区分开)。电路200的操作仅取决于电容器电压的变化而不取决于它们的绝对值；众所周知的是：经由电容器C1流入的电流必须经由电容器C2流出，使得：
[0017]dVin/dt x C1＝dVout/dit x C2
[0018]其中，dV/dt是电压随时间的一阶导数。
[0019]图3是本领域已知的又一简单放大器电路300的图，该放大器电路300可以与AC信号一起使用并且旨在解决未知DC电压的问题。在电路300中，电阻器R1确保电容器C2两端的电压的平均值必须为零，因为电阻器R1以时间常数R1C2使电容器C2放电。
[0020]与图1的电路100中的电容器和电阻器一样，电路300也在1/2πR1C2处产生高通滤波动作。由于在该示例中电路300同样旨在以低至1Hz的频率工作，这意味着如果电阻器R1的电阻为1兆欧姆，则电容器C2的值必须为160nF。
[0021]虽然这比图1的电路100中所需的13mF电容器低得多，但它仍然太大而无法方便地放置在硅芯片上。此外，图2中的电路的增益也是C1与C2的比值，使得对于增益为10(允许后续级在较高噪声水平下工作的合理增益)，C1的值需要是C2的值的10倍大，即1.6uF。
[0022]如上所述，在硅芯片上可能找到的更典型的电容器值为10pF。如果电容器C1在电路300中的值为10pF，则电容器C2的值将需要为1pF，以使电路300的增益为10。为了使电路300还能够在1Hz(即，1/2πR1C2＝1)下工作，R1的电阻需要为160千兆欧姆，这是异常高的值。
[0023]因此，在现有技术中，难以在硅芯片上实现需要测量在具有低噪声的低带宽下非常小的信号的信号处理电路。需要电荷耦合放大器以避免具有不切实际的大AC耦合电容器的AC耦合电容器，但是需要一种装置来限定电路的DC值。然而，现有技术中已知的用于限定电荷耦合放大器的DC值的装置通常导致需要不切实际的高电阻器值。

技术实现思路

[0024]本文描述的是用于使用半导体电路中的量子栅极隧穿的已知现象来限定电荷耦合放大器的DC状态的装置和方法。
[0025]一个实施方式描述了一种电荷耦合放大器电路，该电荷耦合放大器电路包括：第一电容器，该第一电容器具有第二端和被配置成接收输入信号的第一端；第二电容器，该第二电容器具有第二端和耦接至第一电容器的第二端的第一端；第一放大器，该第一放大器包括：具有栅极、漏极和源极的第一PMOS晶体管，栅极和源极耦接至第一电容器的第二端并耦接至地；具有栅极、漏极和源极的第二PMOS晶体管，源极耦接至第一PMOS晶体管的源极，并且栅极连接至地；输出级，该输出级具有：耦接至第二PMOS晶体管的漏极和第二NMOS晶体管的漏极的输入端、被配置成供应输出信号并耦接至第二电容器的第二端的输出端；电流源，该电流源连接至电源并且被配置成将电流供应至第一PMOS晶体管的源极和第二PMOS晶体管的源极；第二放大器，该第二放大器包括：具有栅极、漏极和源极的第一NMOS晶体管，漏极和栅极耦接至第一PMOS晶体管的漏极，并且源极耦接至地；具有栅极、漏极和源极的第二NMOS晶体管，栅极耦接至第一NMOS晶体管的栅极，漏极耦接至输出级的输入端和第二PMOS
晶体管的漏极，并且源极耦接至地；其中，PMOS晶体管上的栅极氧化物层的厚度和NMOS晶体管上的栅极氧化物层的厚度使得电流能够从栅极氧化物下方的沟道流过该栅极氧化物；以及控制电路，该控制电路被配置成调整流过第一PMOS晶体管的栅极氧化物的电流。
[0026]本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种电荷耦合放大器电路，包括：第一电容器，所述第一电容器具有第二端和被配置成接收输入信号的第一端；第二电容器，所述第二电容器具有第二端和耦接至所述第一电容器的第二端的第一端；第一放大器，所述第一放大器包括：具有栅极、漏极和源极的第一PMOS晶体管，所述栅极和所述源极耦接至所述第一电容器的第二端并耦接至地；具有栅极、漏极和源极的第二PMOS晶体管，所述源极耦接至所述第一PMOS晶体管的源极，并且所述栅极连接至地；输出级，所述输出级具有：耦接至所述第二PMOS晶体管的漏极和第二NMOS晶体管的漏极的输入端、被配置成供应输出信号并耦接至所述第二电容器的第二端的输出端；电流源，所述电流源连接至电源并且被配置成：将电流供应至所述第一PMOS晶体管的源极和所述第二PMOS晶体管的源极；第二放大器，所述第二放大器包括：具有栅极、漏极和源极的第一NMOS晶体管，所述漏极和所述栅极耦接至所述第一PMOS晶体管的漏极，并且所述源极耦接至地；具有栅极、漏极和源极的第二NMOS晶体管，所述栅极耦接至所述第一NMOS晶体管的栅极，所述漏极耦接至所述输出级的输入端和所述第二PMOS晶体管的漏极，并且所述源极耦接至地；其中，所述PMOS晶体管上的栅极氧化物层的厚度和所述NMOS晶体管上的栅极氧化物层的厚度使得电流能够从栅极氧化物下方的沟道流过所述栅极氧化物；以及控制电路，所述控制电路被配置成：调整流过所述第一PMOS晶体管的栅极氧化物的电流。2.所述电荷耦合放大器电路，其中，所述控制电路还包括：具有栅极、漏极和源极的第三NMOS晶体管，所述栅极耦接至所述第一PMOS晶体管的栅极，并且所述源极耦接至地；以及具有栅极、漏极和源极的第四NMOS晶体管，所述栅极耦接至所述第二电容器的第二端，所述源极耦接至所述第三NMOS晶体管的漏极，并且所述漏极耦接至所述电源。3.根据权利要求1所述的电荷耦合放大器电路，其中，所述输出级包括标称增益为1的推挽驱动器。4.根据权利要求1所述的电荷耦合放大器电路，其中，所述PMOS晶体管上的栅极氧化物层的厚度和所述NMOS晶体管上的栅极氧化物层的厚度小于2纳米。5.根据权利要求2所述的电荷耦合放大器电路，其中，所述PMOS晶体管上的栅极氧化物层的厚度和所述NMOS晶体管上的栅极氧化物层的厚度小于2纳米。6.一种差分电荷耦合放大器电路，包括：第一电容器，所述第一电容器具有第二端和被配置成接收输入信号的第一端；第二电容器，所述第二电容器具有第二端和耦接至所述第一电容器的第二端的第一端；第三电容器，所述第三电容器具有第二端和被配置成接收反相输入信号的第一端；
第四电容器，所述第四电容器具有第二端和耦接至所述第三电容器的第二端的第一端；第五电容器，所述第五电容器具有第一端和第二端，所述第二端耦接至地；第一放大器，所述第一放大器包括：具有栅极、漏极和源极的第一PMOS晶体管，所述栅极耦接至所述第三电容器的第二端；具有栅极、漏极和源极的第二PMOS晶体管，所述栅极耦接至所述第一电容器的第二端；第一输出级，所述第一输出级具有反相输入端、非反相输入端和输出端，所述反相输入端耦接至所述第五电容器的第一端，并且所述输出端被配置成供应输出信号的反量；第一控制电路，所述第一控制电路耦接至所述第一输出级的输出端、所述第一输出级的非反相输入端和所述第二PMOS晶体管的漏极，并且所述第一控制电路被配置成：基于所述第一输出级的输出来调整所述第二PMOS晶体管的漏极处的电压；电流源，所述电流源连接至电源并且被配置成：将电流供应至所述第一PMOS晶体管的源极和所述第二PMOS晶体管的源极；第二放大器，所述第二放大器包括：具有栅极、漏极和源极的第一...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：硅谷介入有限公司，
类型：发明
国别省市：