具有量化反馈回路中的改进的线性度的调制器制造技术

所描述的为一种具有量化反馈回路中的改进的线性度的调制器，更具体地为在不减小单比特∑△调制器的动态范围的情况下降低单比特∑△调制器中的ISI的方法及装置。在一种实施方式中，反馈至调制器的输入的信号不是现有技术中的量化器的单比特输出，而是这样的输出的模式。选择模式使得每种模式都具有相同数量的跳变边沿，并因此不会出现跳变时间的不匹配。在一种实施方式中，通过数字逻辑来创建模式。在另一种实施方式中，在反馈回路中将模拟信号叠加到误差信号上以使得量化器生成所述模式。当输入信号的幅度超过某一水平，调制器恢复为现有技术调制器的典型操作，从而保留调制器的全部动态范围。

【技术实现步骤摘要】
具有量化反馈回路中的改进的线性度的调制器本申请要求2018年7月4日提交的临时申请第62/693,984号的优先权，该临时申请通过引用全部并入本文。
本专利技术总体上涉及西格玛-德尔塔调制器，尤其涉及线性度得到改进的西格玛-德尔塔调制器。
技术介绍
可以在控制回路中使用量化反馈来执行模数转换。具有这样的特征的模数转换器(ADC)通常被称为西格玛-德尔塔(∑△)转换器或者∑△调制器，调制器术语是指输出数字数据具有通过控制回路施加到其上的某种符号模式或调制。术语∑△调制器和术语噪声整形控制回路在本领域中经常被互换使用，尽管后者更具有描述性。电路设计者经常喜欢使用这样的∑△调制器，因为在很多情况下这样的∑△调制器比其他类型的ADC更容易设计而且制作成本更低。在这样的噪声整形控制回路中，输入侧被施加连续模拟信号，输出侧输出代表该信号的数字模式。数字信号是通过控制回路中的一个或多个量化元件创建的，例如，通过控制回路中诸如触发器或比较器的非线性元件来创建的，所述非线性元件对于任何给定的连续输入量具有离散的一组非连续的输出值。∑△调制器是通过将反馈参数约束到至少有两个特定值的集合中的一个特定值并且通过确保平均反馈值等于输入的任意阶的控制回路来工作的。由量化元件不可避免地引入的与理想的连续反馈的瞬时偏差代表了噪声，而复杂的、可能是高阶的控制回路能够抑制或者“整形”这种噪声。整形这种噪声意味着对其进行过滤，通常是使其不出现在某些频段。因此，回路进行操作以抑制所关注的某些频段内的这种噪声，而代价通常是增加与本应用不相关的频带内的噪声。因此，∑△调制器有时也被称为“噪声整形回路”。由于对反馈信号进行积分的这种类型的量化反馈回路——即其中反馈信号的平均值是该信号的时间积分的具有连续时间设计(而不是开关电容设计)的控制回路——中的已知问题，单比特噪声整形回路不常见；这个问题称为码间干扰(“ISI”)。ISI是信号失真的一种形式，其中一个符号干扰随后的符号。这是不希望的现象，因为来自先前符号的这种干扰具有与噪声类似的影响并且会使通信不那么可靠。脉冲的在其分配的时间间隔外的扩展会造成其与相邻脉冲间的干扰。反馈电平之间跳变的细节在积分反馈回路中非常重要。图1是不匹配的跳变时间会如何导致ISI的图示。图1示出了两个反馈电平——“高”电平和“低”电平(此处显示为1和0)——之间的跳变如何是匹配或不匹配的。图1中上部的曲线显示了匹配的上升与下降时间，即从0到1的跳变时间与从1到0的跳变时间占用的相同的时间量，而下部的曲线显示了不匹配的跳变时间，即从0到1的跳变时间与从1到0的跳变时间不同。由于上升沿数量与下降沿数量随信号幅度变化，上升时间与下降时间的不匹配会引入将引起ISI的信号相关误差，因此输出侧将出现误差。鉴于观察到如果反馈信号中出现的边沿数量是常量则来自不匹配的上升时间和下降时间的ISI将只代表传输特性中的直流漂移并且不会产生噪声或失真，因此很明显，可以抑制ISI。本领域的技术人员将能够找到试图通过强制实现反馈信号中的恒定频率的信号边沿来抑制ISI的现有技术。但是，这项已知的解决方案有明显的缺点。当反馈中出现恒定频率的信号边沿时，动态范围由于调制器无法生成恒定的全范围反馈模式而受到限制。一旦调制器生成这样的模式，即其中量化器生成全部高电平或低电平输出的模式，那么反馈中将不再有变化即不再有信号边沿。因此，强制实现固定频率的反馈边沿的解决方案会导致动态范围减小。其他已知的解决方案试图通过增加噪声整形回路中的比特的数量以限制ISI的影响。然而，这种解决方案涉及到额外的部件，因而在构建∑△调制器时价格昂贵。因此，期望寻找一种在不减小∑△调制器的动态范围的情况下降低单比特∑△调制器中的ISI的方法。
技术实现思路
本文描述了一种在不减小∑△调制器的动态范围的情况下降低单比特∑△调制器中的ISI的方法和装置。一种实施方式描述了一种调制器，包括：第一加法器，该第一加法器被配置为接收输入信号和反馈信号并且输出输入信号与反馈信号的和作为误差信号；滤波器，该滤波器耦接至第一加法器并且被配置为接收误差信号作为输入，生成经滤波的误差信号，并输出经滤波的误差信号；量化器，该量化器耦接至滤波器并且被配置为接收经滤波的误差信号作为输入，并在接收到一系列时钟信号时生成多个量化器输出，多个量化器输出中的每一个量化器输出根据经滤波的误差信号而为高或低；控制电路，该控制电路被配置为生成多个控制信号，多个控制信号中的每一个控制信号选择包括有多个量化器输出的多个多比特反馈符号中不同的一个；以及开关，该开关耦接至控制电路、量化器和第一加法器，该开关具有第一位置和第二位置，在第一位置，多个控制信号中的第一控制信号选择要反馈至第一加法器的多比特反馈符号中的第一多比特反馈符号，并且在第二位置，多个控制信号中的第二控制信号选择要反馈至第一加法器的多比特反馈符号中的第二多比特反馈符号；由此，第一加法器接收多个多比特符号中的第一多比特反馈符号或者多个多比特反馈符号中的第二多比特反馈符号作为反馈信号以被叠加至输入信号。另一个实施方式描述了一种调制器，包括：第一加法器，该第一加法器被配置为接收输入信号和反馈信号并且输出输入信号与反馈信号的和作为误差信号；滤波器，该滤波器耦接至第一加法器并且被配置为接收误差信号为输入，生成经滤波的误差信号，并输出经滤波的误差信号；第二加法器，该第二加法器耦接至滤波器并且被配置为接收经滤波的误差信号和模拟信号作为输入，并输出经滤波的误差信号与模拟信号的和作为经修改的误差信号输出，模拟信号包括重复的一系列电压电平；以及量化器，该量化器耦接至滤波器并且被配置为接收经修改的误差信号作为输入，并在接收到一系列时钟信号时生成多个量化器输出，每个量化器输出是在接收到时钟信号时生成的并且根据经修改的误差信号而为高或低；附图说明图1是现有技术中已知的来自量化器的高电平输出和低电平输出的示意图。图2是现有技术中已知的单比特西格玛-德尔塔调制器的电路图。图3是根据一种实施方式的已改进的单比特西格玛-德尔塔调制器的电路图。图4是根据另一种实施方式的已改进的单比特西格玛-德尔塔调制器的电路图。图5是示出了图4的电路中各种信号的时序的曲线图。图6是根据又一种实施方式的已改进的单比特西格玛-德尔塔调制器的电路图。图7是在一个实施方式中的可以与图6的电路一起使用的模拟信号的曲线图。图8是单比特西格玛-德尔塔调制器的若干实施方式的噪声性能的曲线图。图9示出了在单比特西格玛-德尔塔调制器的一种实施方式中误差信号的曲线图。具体实施方式本文描述了一种在不减小∑△调制器的动态范围的情况下降低单比特∑△调制器中的ISI的方法和装置。在一种实施方式中，反馈至单比特∑△调制器的输入端的信号，不再仅仅是如现有技术中的反馈回路中量化器的单比特输出，而是这样的输出的模式(pattern)。对模式进行选择使得每种模式都具有相同数量的跳变或信号边沿(t本文档来自技高网...

【技术保护点】
1.一种调制器，包括：/n第一加法器，所述第一加法器被配置为接收输入信号和反馈信号并输出所述输入信号与所述反馈信号的和作为误差信号；/n滤波器，所述滤波器耦接至所述第一加法器并且被配置为接收所述误差信号作为输入，生成经滤波的误差信号，并输出所述经滤波的误差信号；/n量化器，所述量化器耦接至所述滤波器并且被配置为接收所述经滤波的误差信号作为输入，并在接收到一系列时钟信号时生成多个量化器输出，所述多个量化器输出中的每一个量化器输出根据所述经滤波的误差信号而为高或低；/n控制电路，所述控制电路被配置为生成多个控制信号，所述多个控制信号中的每一个控制信号选择包括多个量化器输出的多个多比特反馈符号中不同的一个；以及/n开关，所述开关耦接至所述控制电路、所述量化器和所述第一加法器，所述开关具有第一位置和第二位置，在所述第一位置，所述多个控制信号中的第一控制信号选择要反馈至所述第一加法器的所述多比特反馈符号中的第一多比特反馈符号，在所述第二位置，所述多个控制信号中的第二控制信号选择要反馈至所述第一加法器的所述多比特反馈符号中的第二多比特反馈符号；/n由此，所述第一加法器接收所述多个多比特反馈符号中的第一多比特反馈符号或者所述多个多比特反馈符号中的第二多比特反馈符号作为所述反馈信号以被叠加至所述输入信号。/n...

【技术特征摘要】
20190704 US 16/503,5531.一种调制器，包括：
第一加法器，所述第一加法器被配置为接收输入信号和反馈信号并输出所述输入信号与所述反馈信号的和作为误差信号；
滤波器，所述滤波器耦接至所述第一加法器并且被配置为接收所述误差信号作为输入，生成经滤波的误差信号，并输出所述经滤波的误差信号；
量化器，所述量化器耦接至所述滤波器并且被配置为接收所述经滤波的误差信号作为输入，并在接收到一系列时钟信号时生成多个量化器输出，所述多个量化器输出中的每一个量化器输出根据所述经滤波的误差信号而为高或低；
控制电路，所述控制电路被配置为生成多个控制信号，所述多个控制信号中的每一个控制信号选择包括多个量化器输出的多个多比特反馈符号中不同的一个；以及
开关，所述开关耦接至所述控制电路、所述量化器和所述第一加法器，所述开关具有第一位置和第二位置，在所述第一位置，所述多个控制信号中的第一控制信号选择要反馈至所述第一加法器的所述多比特反馈符号中的第一多比特反馈符号，在所述第二位置，所述多个控制信号中的第二控制信号选择要反馈至所述第一加法器的所述多比特反馈符号中的第二多比特反馈符号；
由此，所述第一加法器接收所述多个多比特反馈符号中的第一多比特反馈符号或者所述多个多比特反馈符号中的第二多比特反馈符号作为所述反馈信号以被叠加至所述输入信号。


2.根据权利要求1所述的调制器，其中，所述多个控制信号是两个控制信号。


3.根据权利要求1所述的调制器，其中，每个多比特反馈符号中的所述多个量化器输出是三个量化器输出的序列。


4.根据权利要求3所述的调制器，其中，所述多比特反馈符号中的所述第一多比特反馈符号是低、低、高的量化器输出序列，并且所述多比特反馈符号中的所述第二多比特反馈符号是低、高、高的量化器输出序列。


5.根据权利要求4所述的调制器，其中，所述多比特反馈符号中的所述第一多比特反馈符号和所述第二多比特反馈符号的反馈使得所述装置在输入信号的如下范围内工作：所述范围是具有单比特...

【专利技术属性】
技术研发人员：A·马丁·马林森，
申请(专利权)人：硅谷介入有限公司，
类型：发明
国别省市：加拿大;CA