一种电传机磁盘适配卡制造技术

本装置为一种磁盘适配卡，其结构由中央处理器（ＣＰＵ）及外围电路；磁盘及直接存贮器读写（ＤＭＡ）控制电路及通信接口电路组成，中央处理器及外转电路由８位ＣＰＵ、４ＭＨ↓［２］时钟，固化程序只读存贮器（ＥＰＲＯＭ）和２５６Ｋ读写存贮器（ＲＡＭ）组成，磁盘及ＤＭＡ控制电路由磁盘控制器（ＦＤＣ）、直接存贮读写（ＤＭＡ）二片集成块组成，与电传机的通讯接口由ＰＩＯ和ＰＩＡ６８２１组成，其优点：大大提高了电传机的通讯速度，由微机控制、数据处理稳定可靠。（*该技术在2001年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种取代国产电传机纸带记录介质的智能化磁盘适配卡。目前国内绝大多数电信部门使用的电传机是使用穿孔纸带作为信息记录的介质，使用机械穿孔作为信息处理极为不便，大大降低了工作效率，传送信息误码率大、现在已有一些电传机实现了用磁盘作为信息记录介质，而且，这些磁盘适配卡存在如下不足集成度低、电路结构复杂、磁盘读写速度慢；内存容量小；磁盘利用率低；而难与十六位微机兼容、所以对电传信息处理的方式有限、给电信部门的工作带来诸多不便。本技术的目的提供一种智能化的磁盘适配卡，它不仅使国产电传机摆脱落后的穿孔纸带装置，而且在磁盘的读写速度、内存容量、磁盘空间利用率都超过同类产品，采用高集成度的磁盘控制器(FDC)芯片和软硬件技术。本技术的硬件结构由三部分组成中央处理器(CPU)及外围电路；磁盘及直接存贮器读写(DMA)控制电路及通信接口电路(如附图说明图1所示)。中央处理器及外围电路是由8位的CPU，4MH2时钟源，固化程序只读存贮器(EPROM)和256K位的读写存贮器(RAM)组成，磁盘及DMA控制电路是由磁盘控制器(FDC)，直接存贮器读写(DMA)二片大规模集成电路和一些控制信号芯片组成；与电传机的并行通信接口连接电路是由二片可编程的通信接口芯片(PIO和PIA6821)组成。其连接如图3所示，时钟4MH2φ直接输入CPU、CLK端，CPU DB总线分别与ROM、RAM、DMA、FDC和PID DB端对应相接，CPU AB总线分别与上述部件对应端相接，CPUIOW端与PIO、DMA和FDCIOW相接，同样CPUIOR与上述三部件对应端相接，CPUBA、BR与DMA对应端相接，CPUMW与RAM、DMAMW相接，CPUMR与ROM RAMOE相接，DMA与FDC之TC、DREQ、DACK相同端对应相接，外围接口PIO之PA、PB与PIA之PB、PA对应相接(如图2所示)，ARDY、ASTB分别与CB1、CB2相接，PIO之BSTBBRDY分别与PIA之CA2、CA1相接；PIA的DB、IRQA、E、REST、R／W、AB与电传机对应总线连接，(如图4所示)，以上为硬件配置，其软件磁盘适配卡上的固化程序和在PC微机上的应用软件包，固化程序主要由三个模块组成，基本磁盘输入／输出模块、通讯及命令解释模块，如命令执行模块等。应用软件包主要实现电传机信息格式与IBM PC文件标准格式的互换工作，这种转换具有二个意义其一是把电传机信息码(包括汉字)转换成PC机标准码；共二是将电传机特殊的文件格式与PC机标准文件格式的转换。本技术的工作原理当电传机加电或复位时，插入电传机总线槽的磁盘适配卡的CPU自动执行初始化和自举程序(此程序固化在EPROM中)，初始化过程包括可编程的PIO、FDC和DMA校验，接在适配卡上最多，为二个的磁盘驱动器，校验RAM读写是否正常，最后向电传机发自举结果的信息码，并等待电传机发命令码，当电传机发来读／写报文的命令后，CPU将分析此命令，并送有关的控制命令给FDC和DMA。FDC收到命令后，如果磁盘驱动器及磁盘工作正常，就自动向DMA提出“直接存贮存取”请求，DMA则向CPU发出总线控制请求，CPU收到请求后就将地址总线，数据总线和控制总线的控制权交给DMA、FDC就在DMA的控制下将磁盘上的数据读入到内存或将内存的数据写到磁盘上，当磁盘读写操作完成后，DMA自动将控制权交还给CPU，此时CPU应可对内存中的数据进行处理或向电传机主机发送数据。本技术之优点采用4MH2，选用工作频转高的8位的CPU、不仅使驱动与PC机格式兼容的磁盘控制器和高速DMA芯片成为可能，大大提高了磁盘读写速度，其次是选用容量为32K字节的RAM，减少了读盘次数，延长了磁盘驱动器的使用寿命，采用大规模的FDC和DMA芯片，使电路结构简单、稳定可靠。本技术的具体结构由以下实施例及附图给出。图1为电传机适配卡的总体框图；图2为电传机适配卡的PID与PIA连接图；图3为电传机适配卡的电源理图；图4为电传机适配卡PIO、PIA与电传机总线连接图；图5为电传机适配卡DMA的地址锁存电路。由图3知，磁盘适配卡的具体结构如上所述，其工作过程为二种状态其一为CPU状态，其二为DMA状态。在CPU状态下，中央处理器控制地址线和数据线，可实现从ROM的取指操作，作PIO、DMA、FDC等芯片的预置，发送和接收各接口的控制与数据信息。当DMA向CPU发总线请求BR信号后，CPU在完成当前操作后，响应请求，释放总线并发出响应信号BA，这样就进入了DMA状态，在DMA状态下，DMA控制器掌握了地址与数据总线的使用权，在它的控制下可实现存贮器与FDC之间数据的高速传送、使得磁盘读写速度大大提高，PIO与PIA接口电路如图2所示PIO的A口接收从PIA B口送来的数据，ASTB为PIA发给PIO的“数据已送出”信号，它将PIO发出中断信号，以便CPU从PIO中取走数据，ARDY为PIO发给PIA的“数据已接收”信号，它告诉电传机主机，可向磁盘接口发新的数据，PIA的A口则接收从PID B口来的数据，二条握手线，BSTB与BRDY的功能与PIO的A口相同。电传机总线使用有8条数据线，5条地址线(选中PIA芯片)，中断线IRQA，使能线E、复位线REST和读写控制线R／W，这些线直接由PIA驱动。图4为DMA的地址锁存电路，由于DMA设计中的限制，它的地址引线仅为8条，为3对16条地址线的寻址，本技术使用了锁存电路，其工作原理如下在DMA送高位地址周期，锁存器ALU的CE线有效，ALU从数据总线DB上得到从DMA发来的高8位地址数据，并锁存于ALU中，在DMA从RAM取数据周期，ALU的EN线有效，使锁存在ALU的高8位地址数据发送到高8位地址线AB7～15上，与DMA此时发出的低8位数据共同形成16位地址信号，对RAM进行寻址。DMA与FDC有三条重要的控制线，它们是TC、DREQ和DACK和DACK。当FDC完成磁盘驱动器的预置，寻道操作后，将向DMA发数据传送信号DREQ、DMA准备就绪后则向FDC发“就绪”信号DACK，此后系统进入存贮器与磁盘间的直接数据传送，直到预置在DMA中的计数为零，DMA发出“计数终止”信号TC，使FDC向CPU发中断信号，告之磁盘读写操作已完。本文档来自技高网...

【技术保护点】
一种电传机磁盘适配卡，其特征在于由８位的ＣＰＵ、４ＭＨ↓［２］时钟，固化程序只读存贮器（ＥＤＲＯＭ）和２５６Ｋ位的读写存贮器（ＲＡＭ）组成的中央处理器（ＣＰＵ）和外围电路；由二片大规模集成电路组成磁盘控制器（ＦＤＣ），直接存贮读写（ＤＭＡ）；由二片可编程的通讯接口芯片（ＰＩＯ和ＰＥＡ６８２１）组成的电传机并行通讯接口电路所组成，电路连接，ＣＰＵ总线ＤＢ、ＡＢ分别与ＲＯＭ、ＲＡＭ、ＰＩＯ、ＰＩＡ、ＤＭＡ和ＦＤＣ对应总线端ＤＢ、ＡＢ连接；ＣＰＵ、＊＊＊、＊＊＊信号端分别与ＰＩＯ、ＤＭＡ和ＦＤＣ对应端连接，ＣＰＵ、＊＊端与ＤＭＡ和ＲＡＭ对应端连接，ＣＰＵ、＊＊端与ＤＭＡ＊＊端、ＲＯＭ、ＲＡＭ之＊＊端相接，其中ＤＭＡ与ＦＤＣ之ＴＣ、ＤＲＥＱ和ＤＡＣＫ对应端相接。

【技术特征摘要】
1.一种电传机磁盘适配卡，其特征在于由8位的CPU、4MH2时钟，固化程序只读存贮器(EDROM)和256K位的读写存贮器(RAM)组成的中央处理器(CPU)和外围电路；由二片大规模集成电路组成磁盘控制器(FDC)，直接存贮读写(DMA)；由二片可编程的通讯接口芯片(PIO和PEA6821)组成的电传机并行通讯接口电路所组成，电路连接，CPU总线DB、AB分别与ROM、RAM、PIO、PIA、DMA和FDC对应总线端DB、AB连接；CPU、IOR、IOW信号端分别与PIO、DMA和FDC对应端连接，CP...

【专利技术属性】
技术研发人员：周卡达，向全万，朱静，
申请(专利权)人：李晓明，朱静，
类型：实用新型
国别省市：11[中国|北京]