类脑计算芯片和数据处理终端制造技术

本发明专利技术实施例提供一种类脑计算芯片和数据处理终端，属于芯片技术领域。所述类脑计算芯片包括类脑计算阵列，用于类脑计算任务的数据处理，所述类脑计算阵列包括多个脉冲神经处理单元，所述多个脉冲神经处理单元呈阵列分布，所述多个脉冲神经处理单元中的每一个脉冲神经处理单元用于处理神经元计算和突触计算。本发明专利技术实施例提供的类脑计算芯片包括由多个脉冲神经处理单元组成的类脑计算阵列；每一个脉冲神经处理单元都可以同时处理神经元计算和突触计算；替代了传统的类脑计算架构中分离式的神经元和神经突触，减少了因神经元和神经突触之间频繁的数据交换造成的能量损失和计算时延，显著提高了运算速度，降低了芯片在处理大量数据时的系统功耗。理大量数据时的系统功耗。理大量数据时的系统功耗。

【技术实现步骤摘要】
类脑计算芯片和数据处理终端


[0001]本专利技术涉及芯片
，具体地涉及一种类脑计算芯片和数据处理终端。

技术介绍

[0002]类脑计算试图通过机器模拟人脑的认知原理与神经网络运行机制等，来实现类似于人脑智能水平的硬件。根据神经科学家的研究发现，在生物脑神经系统中，信息是以脉冲为载体来处理和传递的。为了模拟这一生物脑神经信息的表示和处理机制，基于脉冲神经网络的神经形态计算应运而生，并且成为类脑计算的一个重要研究领域。
[0003]但是，受限于传统CMOS器件物理偏差大、工作电流高及存储密度低等实际问题，类脑计算芯片尚处于开放性研究阶段，其计算性能有待进一步提高。且随着新型纳米器件的不断兴起，高密度、低能耗人工神经突触与神经元器件，以及基于新型纳米器件物理机制的脉冲神经形态计算成为当前的热门研究方向。

技术实现思路

[0004]本专利技术实施例的目的是提供一种类脑计算芯片，该类脑计算芯片可以解决现有类脑计算受限于传统CMOS器件物理偏差大、工作电流高及存储密度低等实际问题。
[0005]为了实现上述目的，本专利技术实施例提供一种类脑计算芯片，所述类脑计算芯片包括类脑计算阵列，用于类脑计算任务的数据处理，所述类脑计算阵列包括多个脉冲神经处理单元，所述多个脉冲神经处理单元呈阵列分布，所述多个脉冲神经处理单元中的每一个脉冲神经处理单元用于处理神经元计算和突触计算。
[0006]可选的，所述多个脉冲神经处理单元中的每一个脉冲神经处理单元包括：第一计算模块，包括第一斯格明子器件，用于处理神经元计算；第二计算模块，包括第二斯格明子器件和CMOS器件，用于处理突触计算。
[0007]可选的，所述第一计算模块接收输入数据，并将所述输入数据转化为一系列神经脉冲，当所述一系列神经脉冲的数量达到预设阈值时，发出所述一系列神经脉冲给所述第二计算模块，所述第二计算模块根据所述一系列神经脉冲对应的时序信息，对神经元之间的突触连接强度进行更新。
[0008]可选的，所述第一计算模块包括多个神经元，所述多个神经元分为前神经元和后神经元，所述前神经元将所述输入数据转化为所述一系列神经脉冲，经过神经突触的调制后传递给所述后神经元，所述后神经元，在已有膜电位上进行膜电位累加计算，根据累加值是否达到所述预设阈值后，来决定是否发出该一系列神经脉冲。
[0009]可选的，所述第一斯格明子器件包括纳米线器件，所述纳米线器件为磁性多层膜结构，由上至下依次包括上铁磁层、间隔层、下铁磁层和重金属层。
[0010]可选的，所述第二计算模块包括多个突触结构，所述多个突触结构中的每个突触结构通过数学模型，模拟脉冲神经突触的长时程增强或长时程抑制功能，其中，所述数学模型通过下式表示：
其中，表示长时程增强过程的电导值，表示长时程抑制过程的电导值，表示实验测得最大电导，表示实验测得的最小电导，A和B表拟合系数，p表示脉冲数量，表示实验测得最大脉冲数量，基于脉冲时间编码，通过突触前脉冲和突触后脉冲之间的脉冲时间间隔Δt对突触权重的影响，构建基于STDP规则的突触行为模型，所述突触行为模型通过下式表示：。
[0011]可选的，所述多个脉冲神经处理单元中的每一个脉冲神经处理单元还包括：路由模块，用于连接其它脉冲神经处理单元，以用于所述多个脉冲神经处理单元之间实现数据交换。
[0012]可选的，所述类脑计算芯片还包括：输入缓存模块，用于对通过外部接口输入的输入数据进行缓存；输入编码模块，连接所述输入缓存模块和所述类脑计算阵列，用于对所述输入数据进行编码；输出放大模块，连接所述类脑计算阵列，用于读取所述类脑计算阵列的输出数据；输出缓存模块，连接所述输出放大模块，用于缓存所述输出数据，以通过外部输出接口输出所述输出数据；时钟一致性模块，连接所述类脑计算阵列、所述输入缓存模块、所述输入编码模块、所述输出放大模块和所述输出缓存模块，用于发送时钟信号至所述类脑计算阵列，并协助所述输入缓存模块、所述输入编码模块、所述输出放大模块和所述输出缓存模块完成时钟域的分布和管理。
[0013]本专利技术实施例还提供一种数据处理终端，所述数据处理终端包括微处理器、接口数据线和一个或多个上述任意一项所述的类脑计算芯片。
[0014]可选的，所述接口数据线包括以下一者或多者：串行时钟数据线，用于所述微处理器向所述一个或多个类脑计算芯片传输时钟信号；主设备输入或从设备输出数据线，用于所述微处理器向所述一个或多个类脑计算芯片传输控制命令、待处理数据及地址信号；主设备输出或从设备输入数据线，用于所述一个或多个类脑计算芯片向所述微处理器传输信号；使能信号数据线，用于所述微处理器向所述一个或多个类脑计算芯片传输使能信号。
[0015]可选的，所述时钟信号为可变频率时钟信号。
[0016]可选的，所述数据处理终端还包括系统控制模块、时钟控制模块、外设与接口模块中一者或多者。
[0017]通过上述技术方案，本专利技术实施例提供的类脑计算芯片包括由多个脉冲神经处理单元组成的类脑计算阵列。其中，所述多个脉冲神经处理单元中的每一个脉冲神经处理单元都可以同时处理神经元计算和突触计算两种操作。替代了传统的类脑计算架构中分离式的神经元和神经突触，减少了因神经元和神经突触之间频繁的数据交换造成的能量损失和计算时延，显著提高了运算的速度，降低了芯片在处理大量数据时的系统功耗。
[0018]本专利技术实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
[0019]附图是用来提供对本专利技术实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本专利技术实施例，但并不构成对本专利技术实施例的限制。在附图中：图1是本专利技术实施例提供的类脑计算芯片的结构示意图；图2是示例类脑计算阵列的结构示意图；图3是示例第一计算模块的原理示意图；图4是示例第一斯格明子器件的结构示意图；图5是示例类脑计算芯片的结构示意图；图6是本专利技术实施例提供的数据处理终端的结构示意图。
[0020]附图标记说明10
‑
类脑计算阵列；11
‑
脉冲神经处理单元。
具体实施方式
[0021]以下结合附图对本专利技术实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本专利技术实施例，并不用于限制本专利技术实施例。
[0022]图1是本专利技术实施例提供的类脑计算芯片的结构示意图，请参考图1，所述类脑计算芯片包括类脑计算阵列10，用于类脑计算任务的数据处理。所述类脑计算阵列10包括多个脉冲神经处理单元11，所述多个脉冲神经处理单元11呈阵列分布，所述多个脉冲神经处理单元11中的每一个脉冲神经处理单元11用于处理神经元计算和突触计算。
[0023]本专利技术实施例提供的类脑计算芯片内置有通过多个独立计算单元（即，脉冲神经处理单元11）互联组成的计算核心（即，类脑计算阵列10），每个独立计算单元可以同时具有神经元计算与突触计算功能，使该芯片形成具有与人脑相近的硬件组本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种类脑计算芯片，其特征在于，所述类脑计算芯片包括类脑计算阵列，用于类脑计算任务的数据处理，所述类脑计算阵列包括多个脉冲神经处理单元，所述多个脉冲神经处理单元呈阵列分布，所述多个脉冲神经处理单元中的每一个脉冲神经处理单元用于处理神经元计算和突触计算。2.根据权利要求1所述的类脑计算芯片，其特征在于，所述多个脉冲神经处理单元中的每一个脉冲神经处理单元包括：第一计算模块，包括第一斯格明子器件，用于处理神经元计算；第二计算模块，包括第二斯格明子器件和CMOS器件，用于处理突触计算。3.根据权利要求2所述的类脑计算芯片，其特征在于，所述第一计算模块接收输入数据，并将所述输入数据转化为一系列神经脉冲，当所述一系列神经脉冲的数量达到预设阈值时，发出所述一系列神经脉冲给所述第二计算模块，所述第二计算模块根据所述一系列神经脉冲对应的时序信息，对神经元之间的突触连接强度进行更新。4.根据权利要求3所述的类脑计算芯片，其特征在于，所述第一计算模块包括多个神经元，所述多个神经元分为前神经元和后神经元，所述前神经元将所述输入数据转化为所述一系列神经脉冲，经过神经突触的调制后传递给所述后神经元，所述后神经元，在已有膜电位上进行膜电位累加计算，根据累加值是否达到所述预设阈值后，来决定是否发出该一系列神经脉冲。5.根据权利要求2所述的类脑计算芯片，其特征在于，所述第一斯格明子器件包括纳米线器件，所述纳米线器件为磁性多层膜结构，由上至下依次包括上铁磁层、间隔层、下铁磁层和重金属层。6.根据权利要求2所述的类脑计算芯片，其特征在于，所述第二计算模块包括多个突触结构，所述多个突触结构中的每个突触结构通过数学模型，模拟脉冲神经突触的长时程增强或长时程抑制功能，其中，所述数学模型通过下式表示：其中，表示长时程增强过程的电导值，表示长时程抑制过程的电导值，表示实验测得最大电导，表示实验测得的最小电导，A和B表拟合系数，p表示脉冲数量，表示实验测得最大脉冲数量，基于脉冲时间编码，通过突触前脉冲和突触后脉冲之间的脉冲时间间隔Δt对突触权重的...

【专利技术属性】
技术研发人员：赵东艳，潘成，付振，邵瑾，陈燕宁，潘彪，张鹏，庞振江，王文赫，
申请(专利权)人：北京智芯微电子科技有限公司北京航空航天大学，
类型：发明
国别省市：