包括具有被配置为屏蔽的通孔壁的衬底的封装件制造技术

一种封装件，包括衬底，该衬底具有沿衬底外围的布线区域和非布线区域。该非布线区域包括被配置为屏蔽的多个通孔。该封装件包括耦合到衬底的集成器件和位于衬底上的包封层，使得包封层包封集成器件。包封层包封集成器件。包封层包封集成器件。

【技术实现步骤摘要】
【国外来华专利技术】包括具有被配置为屏蔽的通孔壁的衬底的封装件
[0001]优先权要求
[0002]本专利申请要求2019年12月5日提交的题为“PACKAGE COMPRISING A SUBSTRATE HAVING A VIA WALL CONFIGURED AS A SHIELD”的申请号16/704,789的优先权，该申请转让给本申请的受让人，并且特此明确通过引用结合于此。


[0003]各种特征涉及包括集成器件的封装件，更具体而言，涉及包括集成器件和衬底的封装件，该衬底包括被配置为屏蔽的通孔壁。

技术介绍

[0004]图1示出了包括衬底102、集成器件104和包封层108的封装件100。衬底102包括多个介电层120、多个互连122和多个焊料互连124。多个焊料互连144耦合到衬底102和集成器件104。包封层108包封集成器件104和多个焊料互连144。封装件内的部件可能很敏感，容易受到干扰，从而影响部件和封装件的性能。一直需要提供性能更好的封装件。

技术实现思路

[0005]各种特征涉及包括集成器件的封装件，更具体而言，涉及包括集成器件和衬底的封装件，该衬底包括被配置为屏蔽的通孔壁。
[0006]一个示例提供了一种封装件，包括衬底，该衬底包括沿衬底外围的布线区域和非布线区域。非布线区域包括被配置为屏蔽的多个通孔。该封装件包括耦合到衬底的集成器件和位于衬底之上的包封层，使得包封层包封集成器件。
[0007]另一示例提供了一种装置，包括衬底，该衬底包括沿衬底外围的布线区域和非布线区域。非布线区域包括用于通孔屏蔽的部件。该装置包括耦合到衬底的集成器件和位于衬底之上的用于包封的部件，使得用于包封的部件包封集成器件。
[0008]另一示例提供了一种制造封装件的方法。该方法提供衬底。衬底包括沿衬底外围的布线区域和非布线区域。非布线区域包括被配置为屏蔽的多个通孔。该方法将集成器件耦合到衬底。该方法在衬底之上形成包封层，使得包封层包封集成器件。
附图说明
[0009]各种特征、性质和优点可从下文结合附图所述的详细说明中变得显而易见，在所有附图中，相同的附图标记表示相同的内容。
[0010]图1示出了包括集成器件和衬底的封装件的侧视图。
[0011]图2示出了包括衬底的封装件的侧视图，该衬底具有被配置为屏蔽的通孔壁。
[0012]图3示出了包括衬底的另一封装件的侧视图，该封装件具有被配置为屏蔽的通孔壁。
[0013]图4示出了具有被配置为屏蔽的通孔壁和鳍结构的衬底的平面图。
[0014]图5示出了具有被配置为屏蔽的通孔壁和鳍结构的衬底的平面图。
[0015]图6示出了具有被配置为屏蔽的通孔壁和鳍结构的衬底的装配图。
[0016]图7示出了被配置为屏蔽的通孔壁和鳍结构的视图。
[0017]图8示出了被配置为屏蔽的通孔壁和鳍结构的平面图。
[0018]图9示出了被配置为屏蔽的通孔壁和鳍结构的平面图。
[0019]图10示出了被配置为屏蔽的通孔壁和鳍结构的视图。
[0020]图11(包括图11A
‑
11C)示出了制造包括被配置为屏蔽的通孔壁和鳍结构的衬底的示例性顺序。
[0021]图12示出了制造包括被配置为屏蔽的通孔壁和鳍结构的衬底的方法的示例性流程图。
[0022]图13(包括图13A
‑
13B)示出了制造包括衬底的封装件的示例性顺序，该衬底包括被配置为屏蔽的通孔壁和鳍结构。
[0023]图14示出了制造包括衬底的封装件的方法的示例性流程图，该衬底包括被配置为屏蔽的通孔壁和鳍结构。
[0024]图15示出了可集成本文所述的管芯、集成器件、集成无源器件(IPD)、无源部件、封装件和/或器件封装件的各种电子器件。
具体实施方式
[0025]在以下描述中，给出了具体细节，以提供对本公开各个方面的全面理解。然而，本领域普通技术人员将理解，可以在没有这些具体细节的情况下实施这些方面。例如，可以以框图来示出电路，以避免使这些方面在不必要的细节上模糊。在其他情况下，为了不使本公开各方面模糊，可能没有详细示出公知的电路、结构和技术。
[0026]本公开描述了一种封装件，其包括衬底，该衬底具有沿衬底外围的(i)布线区域和(ii)非布线区域。非布线区域包括被配置为屏蔽(例如，电磁干扰(EMI)屏蔽)的多个通孔。该封装件包括耦合到衬底的集成器件和位于衬底之上的包封层，使得包封层包封集成器件。多个通孔被配置为不与集成器件电连接。非布线区域还可以包括耦合到多个通孔的鳍结构。该封装件可以包括位于衬底的侧部之上的金属层，使得该金属层耦合到位于衬底的非布线区域中的鳍结构和/或多个通孔。金属层、鳍结构和/或多个通孔可以被配置为用于封装件的屏蔽。这种配置利用了先前未使用的封装件的空间和/或区域，以在不增加封装件的整体尺寸和/或占地面积的情况下为封装件提供更有效的屏蔽。
[0027]示例性封装件包括具有被配置为屏蔽的通孔壁和鳍结构的衬底
[0028]图2示出了包括衬底的封装件200的侧视图，该衬底具有被配置为封装件200的屏蔽(例如，电磁干扰(EMI)屏蔽)的通孔壁和鳍结构。封装件200通过多个焊料互连250耦合到板290(例如，印刷电路板(PCB))。封装件200可以包括金属层(例如，外部金属层)，该金属层位于衬底的侧部之上和包封层的表面之上。金属层也可以被配置为用于封装件200的屏蔽(例如，EMI屏蔽)。
[0029]如图2所示，封装件200包括衬底202、集成器件204、包封层208和金属层210。衬底202包括至少一个介电层220、多个互连222、第一阻焊层224和第二阻焊层226。
[0030]衬底202包括布线区域270和非布线区域275。非布线区域275沿着衬底202的外围
定位。衬底202的非布线区域275包括被配置为屏蔽(例如，EMI屏蔽)的多个通孔280。衬底202的非布线区域275也包括耦合到多个通孔280的鳍结构285。衬底202的布线区域270包括多个互连222。多个通孔280被配置为不与集成器件204电连接。多个通孔280可以被配置为不与多个互连222电连接。多个通孔280可以被配置为通孔壁。多个通孔280可以是用于通孔屏蔽(例如，通孔EMI屏蔽)的部件。鳍结构285可以被配置为屏蔽。鳍结构285可以是用于鳍屏蔽(例如，鳍EMI屏蔽)的部件。如下面将进一步描述的，鳍结构285可以形成在衬底202的一个或多个金属层上。下面至少在图6
‑
10中进一步描述了鳍结构的示例。
[0031]衬底202可为层压衬底。衬底202包括位于布线区域270和非布线区域275中的至少一个介电层220。衬底202的布线区域270可以包括衬底202的包含多个互连222的一个或多个连续和/或邻接区域。多个互连222被配置为电耦合到集成器件204。非布线区域275可以包括沿着衬底202的外围定位的一个或本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种封装件，包括：衬底，所述衬底包括沿所述衬底的外围的布线区域和非布线区域，其中所述非布线区域包括被配置为屏蔽的多个通孔；集成器件，所述集成器件耦合到所述衬底；和包封层，所述包封层位于所述衬底之上，使得所述包封层包封所述集成器件。2.根据权利要求1所述的封装件，其中所述多个通孔被配置为不与所述集成器件电连接。3.根据权利要求1所述的封装件，其中所述衬底的所述布线区域包括多个互连，所述多个互连被配置为电耦合到所述集成器件，并且其中沿所述衬底的所述外围的所述非布线区域是所述衬底的不具有电耦合到所述集成器件的互连的区域。4.根据权利要求1所述的封装件，其中所述非布线区域包括耦合到所述多个通孔的鳍结构。5.根据权利要求1所述的封装件，其中所述衬底包括：第一金属层，所述第一金属层包括所述非布线区域中的第一鳍结构；和第二金属层，所述第二金属层包括所述非布线区域中的第二鳍结构，其中所述多个通孔耦合到所述第一鳍结构和所述第二鳍结构。6.根据权利要求5所述的封装件，其中所述衬底还包括第三金属层，所述第三金属层包括所述非布线区域中的第三鳍结构，其中所述多个通孔耦合到所述第二鳍结构和所述第三鳍结构。7.根据权利要求5所述的封装件，其中所述第一鳍结构包括所述非布线区域中的多个重复的第一鳍，其中所述第二鳍结构包括所述非布线区域中的多个重复的第二鳍，并且其中所述多个重复的第二鳍偏离多个所述第一鳍。8.根据权利要求5所述的封装件，还包括位于所述衬底的侧部之上的金属层，使得所述金属层耦合到所述第一鳍结构。9.根据权利要求8所述的封装件，其中所述金属层还位于所述包封层的表面之上。10.根据权利要求1所述的封装件，其中所述封装件被并入到选自由以下项组成的组的设备中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能手机、个人数字助理、固定位置终端、平板电脑、计算机、穿戴式设备、膝上型计算机、服务器、物联网(IoT)设备和机动车辆中的设备。11.一种装置，包括：衬底，所述衬底包括沿所述衬底的外围的布线区域和非布线区域，其中所述非布线区域包括用于通孔屏蔽的部件；集成器件，所述集成器件耦合到所述衬底；和用于包封的部件，所述用于包封的部件位于所述衬底之上，使得所述用于包封的部件包封所述集成器件。12.根据权利要求11所述的装置，其中所述用于通孔屏蔽的部件被配置为不与所述集
成器件电连接。13.根据权利要求11所述的装置，其中所述衬底的所述布线区域包括多个互连，所述多个互连被配置为电耦合到所述集成器件，并且其中沿所述衬底的所述外围的所述非布线区域是所述衬底的不具有电耦合到...

【专利技术属性】
技术研发人员：张超奇，R，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：