用于内部读取操作的错误校正制造技术

本申请涉及用于内部读取操作的错误校正。在一些存储器系统中，存储器装置可执行内部读取操作，其中所述存储器装置读取所述存储器装置内部的数据(例如，在不将所述数据发送到存储器系统控制器的情况下)。为了在内部读取操作期间检测及校正错误，所述存储器装置可使用存储器裸片上的错误控制电路。所述存储器裸片上的所述错误控制电路可与所述存储器系统控制器处的错误控制电路在包含相同数据及相同奇偶校验位的相同码字上操作，从而有效地重复使用用于主机读取操作及内部读取操作的所存储奇偶校验位。为了减少在所述存储器装置处的解码开销，所述存储器裸片上的所述错误控制电路可支持检测比所述存储器系统控制器处的所述错误控制电路更少的错误。述错误控制电路更少的错误。述错误控制电路更少的错误。

【技术实现步骤摘要】
用于内部读取操作的错误校正
[0001]交叉引用
[0002]本专利申请主张艾森胡特(EISENHUTH)在2021年4月26日提交的标题为“用于内部读取操作的错误校正(ERROR CORRECTION FOR INTERNAL READ OPERATIONS)”的第17/240,471号美国专利申请的权益，所述美国专利申请被转让给本受让人且以引用的方式明确并入本文中。


[0003]
涉及用于内部读取操作的错误校正。

技术介绍

[0004]存储器装置广泛地用于将信息存储在例如计算机、用户装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说，二进制存储器单元可编程到两个支持状态中的一个，通常对应于逻辑1或逻辑0。在一些实例中，单个存储器单元可支持多于两个可能状态，存储器单元可存储所述两个可能状态中的任一个。为了存取由存储器装置存储的信息，组件可读取或感测存储器装置内的一或多个存储器单元的状态。为了存储信息，组件可将存储器装置内的一或多个存储器单元写入或编程到对应状态。
[0005]存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)、三维交叉点存储器(3D交叉点)、或非(NOR)及与非(NAND)存储器装置等。存储器装置可为易失性的或非易失性的。除非由外部电源周期性更新，否则易失性存储器单元(例如，DRAM单元)可随时间推移而丢失其编程状态。非易失性存储器单元(例如，NAND存储器单元)即使在不存在外部电源的情况下仍可在很长一段时间内维持其编程状态。

技术实现思路

[0006]描述一种设备。所述设备包含：存储器裸片，及控制电路，其与所述存储器裸片耦合并且经配置以使所述设备：从所述存储器裸片检索码字作为内部读取操作的一部分，所述内部读取操作独立于从主机系统接收的读取命令而起始，所述码字包含数据及奇偶校验位集；由支持检测第一数量的错误且由所述存储器裸片上的第一错误控制电路实施的第一错误控制操作使用奇偶校验位集识别所述码字的所述数据中的一或多个错误，其中所述码字还经配置以由第二错误控制操作使用，所述第二错误控制操作使用奇偶校验位集支持检测多于第一数量的错误的第二数量的错误；至少部分地基于识别所述一或多个错误而校正所述码字的所述数据中的所述一或多个错误；及至少部分地基于校正所述码字的所述数据中的所述一或多个错误而将信息写入到所述存储器裸片。
[0007]描述一种存储代码的非暂时性计算机可读媒体。所述存储代码的非暂时性计算机
可读媒体包含指令，所述指令在由电子装置的处理器执行时使所述电子装置：从存储器裸片检索码字作为内部读取操作的一部分，所述内部读取操作独立于从主机系统接收的读取命令而起始，所述码字包含数据及奇偶校验位集；由支持检测第一数量的错误且由所述存储器裸片上的第一错误控制电路实施的第一错误控制操作使用奇偶校验位集识别所述码字的所述数据中的一或多个错误，其中所述码字还经配置以由第二错误控制操作使用，所述第二错误控制操作使用奇偶校验位集支持检测多于第一数量的错误的第二数量的错误；至少部分地基于识别所述一或多个错误而校正所述码字的所述数据中的所述一或多个错误；及至少部分地基于校正所述码字的所述数据中的所述一或多个错误而将信息写入到所述存储器裸片。
[0008]描述一种由存储器装置执行的方法。由存储器装置执行的方法包含：从存储器裸片检索码字作为内部读取操作的一部分，所述内部读取操作独立于从主机系统接收的读取命令而起始，所述码字包含数据及奇偶校验位集；由支持检测第一数量的错误且由所述存储器裸片上的第一错误控制电路实施的第一错误控制操作使用奇偶校验位集识别所述码字的所述数据中的一或多个错误，其中所述码字还经配置以由第二错误控制操作使用，所述第二错误控制操作使用奇偶校验位集支持检测多于第一数量的错误的第二数量的错误；至少部分地基于识别所述一或多个错误而校正所述码字的所述数据中的所述一或多个错误；及至少部分地基于校正所述码字的所述数据中的所述一或多个错误而将信息写入到所述存储器裸片。
附图说明
[0009]图1说明根据本文所公开的实例的支持用于内部读取操作的错误校正的系统的实例。
[0010]图2说明根据本文所公开的实例的支持用于内部读取操作的错误校正的过程流的实例。
[0011]图3A及3B说明根据本文所公开的实例的用于生成支持用于内部读取操作的错误校正的校正子的电路的实例。
[0012]图4展示根据本文所公开的实例的支持用于内部读取操作的错误校正的存储器装置或存储器系统的框图。
[0013]图5展示根据本文所公开的实例的说明支持用于内部读取操作的错误校正的一或多种方法的流程图。
具体实施方式
[0014]一些存储器系统可支持存储器装置处的内部读取操作。在一些情况下，可称为“预读取”的内部读取操作可涉及存储器装置从存储器裸片读取数据，及将信息写回到存储器裸片，而不将数据发送到主机系统或存储器系统外部(例如，例如发送到存储器系统控制器)。存储器装置可执行内部读取操作，以便执行回拷操作、垃圾收集操作、用于多层级存储器单元的写入操作、迭代写入操作，或其某一组合的至少一部分。在一些实例中，存储器装置可不在内部读取操作期间应用任何错误控制操作。举例来说，如果错误控制由存储器系统控制器处的错误控制电路处理，则可不将用于内部读取操作的数据发送到错误控制电路
以进行错误检查。因此，如果通过内部读取操作从存储器裸片读取的数据包含一或多个错误，则存储器装置可将包含错误的数据写回到存储器裸片。因此，内部读取操作可有效地传播错误，并且在一些情况下，可能无法检测到瞬时错误且可将瞬时错误提交到数据(例如，作为“硬”错误)。在一些实例中，多个内部读取操作可随时间累积错误，从而产生存储于存储器装置中的不可读数据。
[0015]为了在内部读取操作期间支持错误的检测及校正，存储器装置可使用存储器裸片上的错误控制电路。错误控制电路可支持检测第一数量的错误，所述第一数量的错误少于可由存储器系统控制器处的错误控制电路检测的第二数量的错误。举例来说，为了减少存储器装置内部的处理开销，与存储器系统控制器处的错误控制电路相比，存储器裸片上的错误控制电路可使用较不复杂的解码逻辑。然而，为了有效地使用存储在存储器裸片处的可用信息，存储器裸片上的错误控制电路可与存储器系统控制器处的错误控制电路在相同的码字上操作，所述相同码字包含相同数据及相同奇偶校验位。存储器裸片上的错误控制电路可在内部读取操作期间检测及校正码字的数据位、奇偶校验位或两者。因此，相同码字可支持两个级别的错误检查：针对内部读取操作的存储器裸片上的有效、相对低开销的错误控制操作，及针对主机读取操作的在存储器系统控制器处的更复杂的错误控制操作。另外或替代地，为了减少本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：存储器裸片；及控制电路，其与所述存储器裸片耦合且经配置以使所述设备：从所述存储器裸片检索码字作为内部读取操作的一部分，所述内部读取操作独立于从主机系统接收的读取命令而起始，所述码字包括数据及奇偶校验位集；由支持检测第一数量的错误且由所述存储器裸片上的第一错误控制电路实施的第一错误控制操作使用所述奇偶校验位集识别所述码字的所述数据中的一或多个错误，其中所述码字还经配置以由第二错误控制操作使用，所述第二错误控制操作使用所述奇偶校验位集支持检测多于所述第一数量的错误的第二数量的错误；至少部分地基于识别所述一或多个错误而校正所述码字的所述数据中的所述一或多个错误；及至少部分地基于校正所述码字的所述数据中的所述一或多个错误而将信息写入到所述存储器裸片。2.根据权利要求1所述的设备，其中所述控制电路进一步经配置以使所述设备：从所述主机系统接收从所述存储器裸片读取所述码字的所述数据的第一命令；响应于接收到读取所述数据的所述第一命令而从所述存储器裸片检索所述码字作为读取操作的一部分；由通过第二错误控制电路实施的所述第二错误控制操作使用所述奇偶校验位集识别所述码字的所述数据中的一或多个第二错误；及至少部分地基于识别所述一或多个第二错误而将所述码字的所述数据传输到所述主机系统。3.根据权利要求2所述的设备，其中所述控制电路进一步经配置以使所述设备：响应于接收到读取所述数据的所述第一命令而避免使用所述第一错误控制电路对所述码字执行所述第一错误控制操作。4.根据权利要求2所述的设备，其中所述控制电路进一步经配置以使所述设备：响应于读取所述数据的所述第一命令而避免使用所述第一错误控制电路校正所述码字的所述数据中的错误；及至少部分地基于使用所述第二错误控制电路识别所述一或多个第二错误而校正所述码字的所述数据中的所述一或多个第二错误，其中传输所述码字的所述数据至少部分地基于校正所述一或多个第二错误。5.根据权利要求1所述的设备，其中所述控制电路进一步经配置以使所述设备：接收将所述数据写入到所述存储器裸片的第二命令；使用生成多项式识别与所述数据相关联的所述奇偶校验位集；及至少部分地基于识别所述奇偶校验位集而将所述码字写入到所述存储器裸片。6.根据权利要求1所述的设备，其中经配置以使所述设备校正所述码字的所述数据中的所述一或多个错误的所述控制电路经配置以使所述设备：修改所述码字的所述数据的一或多个数据位、所述码字的所述奇偶校验位集的一或多个奇偶校验位，或其组合，其中所述一或多个数据位、所述一或多个奇偶校验位，或其组合的总位数量小于或等于所述第一错误控制操作支持检测的所述第一错误数量。
7.根据权利要求1所述的设备，其中经配置以使所述设备识别所述一或多个错误的所述控制电路经配置以使所述设备：计算所述码字的校正子集合，所述校正子集合的总校正子数量大于所述第一错误控制操作支持检测的所述第一错误数量的两倍；确定所述校正子集合中的至少一个校正子包括非零值，所述非零值指示所述码字中的错误；及修改所述码字中的至少一个位以校正所述码字的所述数据中的所述一或多个错误，修改所述码字的所述至少一个位使所述校正子集合中的每个校正子包括零值。8.根据权利要求7所述的设备，其中所述控制电路进一步经配置以使所述设备：从所述存储器裸片检索第二码字作为第二内部读取操作的一部分；由通过所述存储器裸片上的所述第一错误控制电路实施的所述第一错误控制操作计算所述第二码字的第二校正子集合，所述第二校正子集合的所述总校正子数量大于所述第一错误控制操作支持检测的所述第一错误数量的两倍；未能确定要修改的所述第二码字的位集，所述位集小于或等于所述第一错误控制操作支持检测的所述第一错误数量并且使所述第二校正子集合中的每个校正子包括所述零值；及至少部分地基于未能确定要修改的所述第二码字的所述位集而生成所述第二码字具有所述第一错误控制电路不可校正的第二错误的指示。9.根据权利要求1所述的设备，其中所述控制电路进一步经配置以使所述设备：接收将第一数据集写入到所述存储器裸片的多层级存储器单元的第三命令，其中执行所述内部读取操作以确定写入到所述多层级存储器单元的第一页的所述码字的所述数据；及至少部分地基于所述第一数据集及所述码字的所述数据确定要写入到所述多层级存储器单元的第二数据集，其中将所述信息写入到所述存储器裸片包括将所述第二数据集写入到所述多层级存储器单元的第二页。10.根据权利要求1所述的设备，其中所述控制电路进一步经配置以使所述设备：接收将第一数据集写入到所述存储器裸片的分区的第四命令，其中执行所述内部读取操作以确定写入到所述存储器裸片的所述分区的所述码字的所述数据；及确定在所述第一数据集与所述码字的所述数据之间不同的位子集，其中将所述信息写入到所述存储器裸片包括覆写所述存储器裸片的所述分区处的所述位子集。11.根据权利要求1所述的设备，其中所述控制电路进一步经配置以使所述设备：对所述码字的所述数据执行回拷操作，其中执行所述内部读取操作以确定写入到所述存储器裸片的第一分区的所述码字的所述数据，并且将所述信息写入到所述存储器...

【专利技术属性】
技术研发人员：罗伯特，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：