多通道数据流配置方法、电路架构、装置、介质及终端制造方法及图纸

本发明专利技术提供一种多通道数据流配置方法、电路架构、装置、介质及终端，面向MIPI CSI

【技术实现步骤摘要】
多通道数据流配置方法、电路架构、装置、介质及终端


[0001]本专利技术涉及集成电路芯片设计领域，特别是涉及一种多通道数据流配置方法、电路架构、装置、介质及终端。

技术介绍

[0002]近年来，随着高新信息科技的发展，人工智能、计算机视觉、自动驾驶、安防监控和移动设备等领域对摄像头传感器分辨率的要求日益提高。基于MIPI(Mobile Industry Processor Interface，移动产业处理器接口)协议的CSI
‑
2(Camera Serial Interface 2)高清摄像头，解决了高清图像(视频)传输的高带宽要求与传统接口的低速率之间的矛盾，同时为整个行业提供统一的标准，进而缩短产品的开发周期，增强不同厂商产品的兼容性。如今，CSI
‑
2高清摄像头被广泛应用于各种嵌入式图像设备中，如智能手机、电视、可穿戴设备、虚拟现实技术产品、ADAS系统等。由于应用场景的复杂度与日俱增，对于传输速率和极低功耗的要求越来越高，设计复杂度不断提高，给传统MIPI CSI
‑
2接口设计和数据量灵活输送带来了非常严峻的挑战。
[0003]根据MIPI CSI
‑
2协议规范，MIPI电路架构可基本划分为应用层、组包层、协议层和通道管理层。MIPI组包模块根据协议的要求，完成高速数据的重组、打包和发送，在数据链路上发挥了重要的作用。它与其他模块之间有着非常紧密的互动，作为MIPI数字模块的前端完成接收和衔接作用，同时也按照一定的协议要求做到了将零散的数据打包生成符合协议规范的数据。由于最后的MIPI输出有可能是一条通道，也有可能是多条通道，如果是多条通道时需要按照一定的次序为每条通道分配数据，当通道数目发生变化时需要灵活的去适应；除此之外因为传输来的每行数据个数多种多样，存在各种各样的数据格式，比如四条通道时，传输到最后很可能剩下的不是四个Byte的整数倍信号，最后可能剩下三个Byte或者两个Byte或者一个Byte，这时同样需要适应不同个数数据和不同通道配给所造成的不同发送需求，因此在设计过程中如何巧妙的做好规划以及和其他模块的握手交互是一个亟待解决的问题。
[0004]早期基于专用集成电路(ASIC)和现场可编程门阵列(FPGA)的MIPI接口实现主要集中在功能层面的实现和单通道速率的提升上面，对于通道数目的灵活配置以及零散数据流的打包发送并无相关研究。而且，由于现有成熟的MIPI CSI
‑
2IP核最多支持4通道数据传输，尤其在通道数较少的情况下，面临的通道配置和零散数据流问题并不复杂，但随着通道数目增多，到8通道甚至16通道，这类问题复杂度会大幅提高，合理设计MIPI组包层电路架构对整个协议非常重要。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种多通道数据流配置方法、电路架构、装置、介质及终端，解决传统MIPI CSI
‑
2协议的数据通道配置灵活性不足的技术问题。
[0006]为实现上述目的及其它相关目的，本专利技术的第一方面提供一种多通道数据流配置方法，应用于MIPI CSI
‑
2协议，所述方法包括：获取待配置数据流；将所述待配置数据流按序存储以构建循环缓存矩阵；基于当前数据通道的数量利用多个读指针读取所述循环缓存矩阵中的数据。
[0007]于本专利技术的第一方面的一些实施例中，所述循环缓存矩阵的构建方式包括：对所述待配置数据流的写入操作进行控制，以将所述待配置数据流按序写入存储单位构成缓存矩阵；并令读地址的第一位指向所述缓存矩阵的第一行，依次类推，直到读地址的最后一位指向所述缓存矩阵的最后一行，且最后一行包括第一行的第一个存储单位，以获取循环缓存矩阵。
[0008]于本专利技术的第一方面的一些实施例中，所述循环缓存矩阵的读取方式包括：基于数据通道数量设置所述读指针的数量，且各个读指针的地址对应所述数据通道的数量均匀设置并随着数据的读取同步叠加。
[0009]于本专利技术的第一方面的一些实施例中，所述多通道数据流配置方法包括：在当前数据通道的数量低于预设值的情况下，所述多个读指针中的部分读指针发挥作用，控制读出操作；所述多个读指针中的部分读指针不发挥作用，不控制读出操作。
[0010]为实现上述目的及其它相关目的，本专利技术的第二方面提供一种多通道数据流配置的电路架构，包括：切割模块，用于将待配置数据流进行切割；打包模块，用于整理切割后的数据流并将其向外输送；封装模块，用于将所述打包模块输出的数据与其对应的包头信息和包尾信息进行封装；读写控制模块，用于将所述封装模块封装后的数据按照一定顺序构成一个缓存矩阵，并基于当前的数据通道数量输出数据。
[0011]于本专利技术的第二方面的一些实施例中，所述读写控制模块包括：写控制模块、缓存矩阵模块和读控制模块；其中，写控制模块将封装好的数据流按序写入存储单位；缓冲矩阵模块写控制模块发送的数据整合打包，并构建一个缓存矩阵；读控制模块来控制数据的读取。
[0012]于本专利技术的第二方面的一些实施例中，所述多通道数据流配置的电路架构还包括：包头生成模块：生成包头信息并发送给所述封装模块；循环冗余校验模块：接收所述打包模块发送的数据，并生成对应的包尾信息发送至所述封装模块；所述包尾信息包括用于数据校验的循环冗余校验序列；先进先出堆栈模块：将预存的数据流输出至所述切割模块。
[0013]为实现上述目的及其它相关目的，本专利技术的第三方面提供一种多通道数据流配置装置，包括：数据获取模块，用于获取待配置数据流；数据存储模块，用于将所述待配置数据流按序存储以构建循环缓存矩阵；数据读取模块，基于当前数据通道的数量利用多个读指针读取所述循环缓存矩阵中的数据。
[0014]为实现上述目的及其它相关目的，本专利技术的第四方面提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现所述多通道数据流配置方法。
[0015]为实现上述目的及其它相关目的，本专利技术的第五方面提供一种电子终端，包括：处理器及存储器；所述存储器用于存储计算机程序，所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行所述多通道数据流配置方法。
[0016]如上所述，本专利技术涉及的多通道数据流配置方法、电路架构、装置、介质及终端，具
有以下有益效果：针对传统MIPI CSI
‑
2协议设计中灵活性差、可配置能力不足的问题，本专利技术引入额外的读写控制逻辑和存储矩阵，并且采用多个读指针的控制方式，灵活实现了数据流的分割，同时很好地适应了不同通道数的变化和不同数据格式带来的发送需求，保证了数据发送的连续性和完整性；针对协议设计中采用的缓冲寄存器组，本专利技术通过数据流打包和循环缓冲区的搭建，在有效提高MIPI电路的灵活性和配置功能的同时并未引入更多存储单元，在运算速度和资源消耗上面取得了平衡；提出一种面向MIPI CSI
‑
2协议的组包层电路设计架构，通过流水线架本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多通道数据流配置方法，其特征在于，应用于MIPICSI
‑
2协议，所述方法包括：获取待配置数据流；将所述待配置数据流按序存储以构建循环缓存矩阵；基于当前数据通道的数量利用多个读指针读取所述循环缓存矩阵中的数据。2.根据权利要求1所述的多通道数据流配置方法，其特征在于，所述循环缓存矩阵的构建方式包括：对所述待配置数据流的写入操作进行控制，以将所述待配置数据流按序写入存储单位构成缓存矩阵；并令读地址的第一位指向所述缓存矩阵的第一行，依次类推，直到读地址的最后一位指向所述缓存矩阵的最后一行，且最后一行包括第一行的第一个存储单位，以获取循环缓存矩阵。3.根据权利要求1所述的多通道数据流配置方法，其特征在于，所述循环缓存矩阵的读取方式包括：基于数据通道数量设置所述读指针的数量，且各个读指针的地址对应所述数据通道的数量均匀设置并随着数据的读取同步叠加。4.根据权利要求1所述的多通道数据流配置方法，其特征在于，包括：在当前数据通道的数量低于预设值的情况下，所述多个读指针中的部分读指针发挥作用，控制读出操作；所述多个读指针中的部分读指针不发挥作用，不控制读出操作。5.一种多通道数据流配置的电路架构，其特征在于，包括：切割模块，用于将待配置数据流进行切割；打包模块，用于整理切割后的数据流并将其向外输送；封装模块，用于将所述打包模块输出的数据与其对应的包头信息和包尾信息进行封装；读写控制模块，用...

【专利技术属性】
技术研发人员：汪宁，周涛，汪辉，祝永新，黄尊恺，田犁，阎严，
申请(专利权)人：中国科学院上海高等研究院，
类型：发明
国别省市：