芯片封装单元的制备方法技术

本发明专利技术提供一种芯片封装单元的制备方法，包括如下步骤：提供将基岛周缘以及管脚的内管脚段预封装的引线框架，其中，与所述基岛相连接的第一管脚与其他第二管脚相绝缘；将芯片焊接于所述引线框架的基岛上；进行球焊测试；在球焊测试完且测试异常不超过预设的指标后，进行等离子清洗后对基岛以及所述管脚的内管脚段进行包封，得到半成品；对所述半成品的裸露区域进行电镀锡；封装成型并切成单颗形式，得到芯片封装单元；能够边焊接边进行测试，监测球焊制程；同时，减少了后续切筋应力对最终的产品的影响。产品的影响。产品的影响。

【技术实现步骤摘要】
芯片封装单元的制备方法


[0001]本专利技术涉及半导体
，尤其涉及一种芯片封装单元的制备方法。

技术介绍

[0002]传统的半导体封装单元包括：引线框架10
’
、芯片101
’
、金属线(102
’
、103
’
)，如图1所示，在制备半导体封装单元时，引线框架包括多个相同且相连接的基本单元，每一基本单元包含基岛2
’
、管脚3
’
、连筋4
’
。引线框架在制备过程中利用冲压法或者蚀刻法，最终保留产品所需要的功能区。基岛2
’
和管脚3
’
分别从同一引线框架不同区域延伸出并相互有间隙隔开以形成不同的功能分区，进而在需要球焊的区域镀银。封装的过程中则先通过芯片磨划
‑
装片
‑
球焊，使芯片底面的一极与基岛相连，芯片表面通过金属线与管脚相连，再经过包封
‑
电镀
‑
成型或者切割最终形成独立单颗的半导体封装单元，最后通过测试将良品与不良品分开。
[0003]传统的半导体封装测试工艺主要包含以下步骤：
[0004]S1、引线框架制造制程完成产品所需要的引线框架外形，形成若干个基岛和管脚集成；
[0005]S2、封测厂将来料晶圆处理成单颗芯片后，将单颗芯片通过焊料粘结到引线框架基岛上实施装片，芯片一极(如我们常见的MOS芯片的D极)则通过焊料转递到引线框架的基岛放大到所延伸的区域；
[0006]S3、芯片上表面的极性(如我们常见的MOS芯片的G和S极)则通过球焊连接到引线框架的管脚上，从而通过管脚将所述极性的功能区域放大到所延伸的区域；
[0007]S4、组装后的引线框架、芯片、焊料、金属线通过包封模具将整条的引线框架内的每一个基本单元内的基岛、焊料、芯片、管脚注入塑封料包裹起来以防止氧化；
[0008]S5、塑封体之外的基岛延伸、管脚延伸作为终端电路板组装的焊接触点需要镀锡以获取稳定的焊接性；
[0009]S6、封装成型并切成单颗的封装形式；
[0010]S7、单颗的产品在测试机台实施电性全性能测试并将良品与不良品分开，良品出货给电路板组装厂上板使用，不良品则由封装厂进行失效分析是哪一道制程的原因导致不良。
[0011]从传统工艺可以看出，在测试时，产品的80％在组装部分已经形成，组装制程中可能会有诸多异常产生，有些制程异常是显性的有些异常是隐性的。综合来看，传统半导体封装测试有以下缺陷：
[0012]1、芯片封装阶段，产品的单元功能是通过引线框架连接在一起的，还不能实现产品的独立功能；
[0013]2、无法实现封装阶段的产品电性能测试；
[0014]3、传统封装测试出的不良品无法精确判断不良的原因及所属工序，工序问题叠加导致查找不良品的原因陷入困境。
[0015]有鉴于此，有必要提供一种新的芯片封装单元的制备方法以解决上述问题。

技术实现思路

[0016]本专利技术的目的在于提供一种芯片封装单元的制备方法。
[0017]为实现上述专利技术目的，本专利技术采用如下技术方案：一种芯片封装单元的制备方法，包括如下步骤：
[0018]提供引线框架，其中，所述引线框架上与基岛相连接的第一管脚与其他第二管脚相绝缘；
[0019]将芯片焊接于所述引线框架的基岛上；
[0020]边焊接边进行球焊测试；
[0021]在球焊测试完且测试异常不超过预设的指标后，进行等离子清洗后对基岛以及所述管脚的内管脚段进行包封，得到半成品；
[0022]对所述半成品的裸露区域进行电镀锡；
[0023]封装成型并切成单颗形式，得到芯片封装单元；
[0024]对芯片封装单元进行电性能测试。
[0025]作为本专利技术进一步改进的技术方案，“边焊接边进行球焊测试”具体包括如下步骤：
[0026]将具有芯片的所述引线框架放置于球焊测试装置上，使一个测试探针与第二管脚的外管脚段或者连接多个第二管脚的外管脚段的连接筋相接触，另一个测试探针与位于所述基岛远离所述管脚一侧的散热片相接触，同时开启测试探针；
[0027]将第一导线的两端分别焊接至芯片上的G极压焊区、与G极对应的第二管脚的内管脚段上；
[0028]将第二导线的一端焊接至芯片上的S极压焊区后测试；
[0029]将第二导线的另一端焊接至与S极对应的第二管脚的内管脚段上后测试；
[0030]将第三根导线的两端分别焊接至芯片上的S极压焊区、与S极对应的第二管脚的内管脚段上后测试；
[0031]同第三导线的焊接及其测试过程，继续对电性连接芯片上的S极压焊区以及与S极对应的第二管脚的内管脚段的其他导线进行焊接以及测试；
[0032]其中，在测试后，累计测试异常，若测试异常超过预设的指标，则球焊机台报警并停机。
[0033]作为本专利技术进一步改进的技术方案，“累计测试异常”具体为：将测试异常则反馈至球焊机台并记录在电子地图上。
[0034]作为本专利技术进一步改进的技术方案，所述预设的指标为PPM指标。
[0035]作为本专利技术进一步改进的技术方案，“对所述半成品的裸露区域进行电镀锡”具体包括如下步骤：
[0036]对散热片以及第一管脚的裸露区域同时进行电镀锡；
[0037]对与基岛间隔设置的第二管脚以及连接多个第二管脚的外管脚段的连接筋的裸露区域同时进行电镀锡。
[0038]作为本专利技术进一步改进的技术方案，所述第二管脚以及连接筋上形成的电镀层的
厚度介于8μm～20μm之间。
[0039]作为本专利技术进一步改进的技术方案，“提供引线框架”包括如下步骤：将基岛周缘以及管脚的内管脚段预封装在一起。
[0040]作为本专利技术进一步改进的技术方案，“提供引线框架”具体包括如下步骤：
[0041]成型具有引线框架外形的基础框架；
[0042]在基础框架上成型多个子单元，每一子单元具有散热片、基岛、与所述基岛相连接的第一管脚、连接筋、与所述基岛间隔设置的至少两个第二管脚；
[0043]将基岛周缘、第一管脚的内管脚段、第二管脚的内管脚段预封装在一起，并露出第二管脚的内管脚段；
[0044]冲塑，去除第一管脚与第二管脚之间以及第一管脚远离基岛的一端的连接筋；
[0045]清洗；
[0046]清洗后对第二管脚的内管脚段进行电镀。
[0047]作为本专利技术进一步改进的技术方案，将基岛周缘、第一管脚的内管脚段、第二管脚的内管脚段预封装在一起的第一封装体的正面与所述基岛的正面共面，所述第一封装体的背面与散热片的背面共面。
[0048]作为本专利技术进一步改进的技术方案，“对第二管脚的内管脚段进行电镀”后形成的电镀层的厚度介于2μm～8μm之间。
[0049]本专利技术的有益效果是：本专利技术中的引线框架中，第一管脚与本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装单元的制备方法，其特征在于：所述制备方法包括如下步骤：提供引线框架，其中，所述引线框架上与基岛相连接的第一管脚与其他第二管脚相绝缘；将芯片焊接于所述引线框架的基岛上；边焊接边进行球焊测试；在球焊测试完且测试异常不超过预设的指标后，进行等离子清洗后对基岛以及所述管脚的内管脚段进行包封，得到半成品；对所述半成品的裸露区域进行电镀锡；封装成型并切成单颗形式，得到芯片封装单元；对芯片封装单元进行电性能测试。2.如权利要求1所述的芯片封装单元的制备方法，其特征在于：“边焊接边进行球焊测试”具体包括如下步骤：将具有芯片的所述引线框架放置于球焊测试装置上，使一个测试探针与第二管脚的外管脚段或者连接多个第二管脚的外管脚段的连接筋相接触，另一个测试探针与位于所述基岛远离所述管脚一侧的散热片相接触，同时开启测试探针；将第一导线的两端分别焊接至芯片上的G极压焊区、与G极对应的第二管脚的内管脚段上；将第二导线的一端焊接至芯片上的S极压焊区后测试；将第二导线的另一端焊接至与S极对应的第二管脚的内管脚段上后测试；将第三根导线的两端分别焊接至芯片上的S极压焊区、与S极对应的第二管脚的内管脚段上后测试；同第三导线的焊接及其测试过程，继续对电性连接芯片上的S极压焊区以及与S极对应的第二管脚的内管脚段的其他导线进行焊接以及测试；其中，在测试后，累计测试异常，若测试异常超过预设的指标，则球焊机台报警并停机。3.如权利要求2所述的芯片封装单元的制备方法，其特征在于：“累计测试异常”具体为：将测试异常则反馈至球焊机台并记录在电子地图上。4.如权利要求2所述的芯片封装单...

【专利技术属性】
技术研发人员：徐赛，陆军，
申请(专利权)人：长电科技宿迁有限公司，
类型：发明
国别省市：