半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中结构包括：衬底；第一介质层以及栅极结构，栅极结构包括金属栅层，栅极结构位于衬底上，且第一介质层覆盖栅极结构的侧壁；位于栅极结构的顶部表面的第一金属层；位于第一介质层上的第二介质层；位于第一介质层和第二介质层内的若干第一开口，第一开口暴露出第一金属层的部分顶部表面；位于第一开口内的第一导电插塞。由于金属选择性生长工艺是利用金属钨能够在金属表面生长的特性，因此先在栅极结构的顶部表面形成了第一金属层，进而能够通过金属选择性生长工艺形成第一导电插塞。避免了额外在第一开口内形成高阻止的附着层，降低了第一导电插塞与栅极结构之间的接触电阻，提升最终形成的半导体结构的性能。结构的性能。结构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着半导体技术的不断进步，半导体器件的特征尺寸逐渐变小。关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，同时给半导体工艺提出了更高的要求。随着半导体器件的尺寸缩小，MOS晶体管的接触电阻对于MOS晶体管以及整个半导体芯片的性能影响越来越大。为了提高半导体芯片的性能，需要降低MOS晶体管的接触电阻。
[0003]然而，现有技术所形成的MOS晶体管仍存在触电阻较大的问题。

技术实现思路

[0004]本专利技术解决的技术问题是提供一种半导体结构及其形成方法，能够有效的提升最终形成的半导体结构的性能。
[0005]为解决上述问题，本专利技术提供一种半导体结构，包括：衬底；第一介质层以及栅极结构，所述栅极结构包括金属栅层，所述栅极结构位于所述衬底上，且所述第一介质层覆盖所述栅极结构的侧壁；位于所述栅极结构的顶部表面的第一金属层；位于所述第一介质层上的第二介质层；位于所述第二介质层内的若干第一开口，所述第一开口暴露出所述第一金属层的部分顶部表面；位于所述第一开口内的第一导电插塞。
[0006]可选的，还包括：位于所述衬底上的隔离结构，所述隔离结构还位于相邻的所述栅极结构之间，且所述隔离结构的顶部表面高于所述栅极结构的顶部表面。
[0007]可选的，所述第一金属层的材料包括：钨、钴或钌。
[0008]可选的，还包括：位于所述栅极结构两侧的衬底内的若干源漏掺杂层，所述第一介质层覆盖所述源漏掺杂层。
[0009]可选的，还包括：位于所述第一介质层和所述第一金属层上的第三介质层，所述第二介质层位于所述第三介质层上；位于所述第一介质层和所述第三介质层内的第二金属层，所述第二金属层连接若干所述源漏掺杂层。
[0010]可选的，所述第二金属层的材料包括：钨、钴或钌。
[0011]可选的，还包括：位于所述第二介质层内的若干第二开口，所述第二开口暴露出所述第二金属层的部分顶部表面。
[0012]可选的，还包括：位于所述第二开口内的第二导电插塞。
[0013]可选的，所述第一导电插塞的材料包括：钨；所述第二导电插塞的材料包括：钨。
[0014]可选的，所述衬底包括：基底以及位于所述基底上的若干相互分立的鳍部，所述栅极结构横跨所述鳍部。
[0015]可选的，还包括：位于所述衬底上的隔离层，所述隔离层覆盖所述鳍部的部分侧壁，且所述隔离层的顶部表面低于所述鳍部的顶部表面。
[0016]相应的，本专利技术还提供了一种半导体结构的形成方法，包括：提供衬底；形成第一
介质层以及栅极结构，所述栅极结构包括金属栅层，所述栅极结构位于所述衬底上，且所述第一介质层覆盖所述栅极结构的侧壁；在所述栅极结构的顶部表面形成第一金属层；在所述第一介质层上形成第二介质层；在所述第二介质层内形成若干第一开口，所述第一开口暴露出所述第一金属层的部分顶部表面；采用金属选择性生长工艺在所述第一开口内形成第一导电插塞。
[0017]可选的，还包括：在所述衬底上形成隔离结构，所述隔离结构位于相邻的所述栅极结构之间，且所述隔离结构的顶部表面高于所述栅极结构的顶部表面。
[0018]可选的，所述栅极结构和所述隔离结构的方法包括：在所述衬底上形成栅极材料膜；在所述栅极材料膜内形成隔离开口，形成若干条初始栅极结构；在所述隔离开口内形成隔离结构，所述隔离结构的顶部表面齐平于所述初始栅极结构的顶部表面；去除部分所述初始栅极结构，形成所述栅极结构，所述栅极结构的顶部表面低于所述隔离结构的顶部表面。
[0019]可选的，在所述栅极结构的顶部表面形成第一金属层的方法包括：在所述栅极结构的顶部表面、所述第一介质层的顶部表面、以及所述隔离结构的顶部表面形成第一金属材料膜；对所述第一金属材料膜进行平坦化处理，直至暴露出所述第一介质层和所述隔离结构的顶部表面为止，形成所述第一金属层。
[0020]可选的，所述第一金属层的材料包括：钨、钴或钌。
[0021]可选的，所述第一金属层厚度为5nm～20nm。
[0022]可选的，在形成所述第一介质层和所述栅极结构之前，还包括：在所述衬底内形成若干源漏掺杂层，所述源漏掺杂层位于所述栅极结构两侧，且所述第一介质层覆盖所述源漏掺杂层。
[0023]可选的，在形成所述第一金属层之后，且在形成所述第二介质层之前，还包括：在所述第一介质层和所述第一金属层上形成第三介质层，所述第二介质层位于所述第三介质层上；在所述第一介质层和所述第三介质层内形成第二金属层，所述第二金属层连接若干所述源漏掺杂层。
[0024]可选的，所述第二金属层方法包括：在所述第一介质层和所述第三介质层内形成导电开口，所述导电开口暴露出部分所述源漏掺杂层；在所述导电开口内以及所述第三介质层的顶部表面形成第二金属材料膜；对所述第二金属材料膜进行平坦化处理，直至暴露出所述第三介质层的顶部表面为止，形成所述第二金属层。
[0025]可选的，所述第二金属层的材料包括：钨、钴或钌。
[0026]可选的，在形成所述第一开口的过程中，还包括：在所述第二介质层内形成若干第二开口，所述第二开口暴露出所述第二金属层的部分顶部表面。
[0027]可选的，在形成所述第一导电插塞的过程中，还包括：采用金属选择性生长工艺在所述第二开口内形成第二导电插塞。
[0028]可选的，所述第一导电插塞和所述第二导电插塞的形成方法包括：采用金属选择性生长工艺在所述第一开口和所述第二开口内形成初始导电结构，所述初始导电结构的顶部表面高于所述第二介质层的顶部表面；对所述初始导电结构进行平坦化处理，形成所述第一导电插塞和所述第二导电插塞。
[0029]可选的，在进行平坦化处理之前，还包括：在高于所述第二介质层的所述初始导电
结构的表面、以及所述第二介质层的顶部表面形成附着层；在所述附着层上形成导电层，所述导电层的顶部表面齐平。
[0030]可选的，所述第一导电插塞的材料包括：钨；所述第二导电插塞的材料包括：钨。
[0031]可选的，所述衬底包括：基底以及位于所述基底上的若干相互分立的鳍部，所述栅极结构横跨所述鳍部。
[0032]可选的，在形成第一介质层和栅极结构之前，还包括：在所述衬底上形成隔离层，所述隔离层覆盖所述鳍部的部分侧壁，且所述隔离层的顶部表面低于所述鳍部的顶部表面。
[0033]与现有技术相比，本专利技术的技术方案具有以下优点：
[0034]本专利技术的技术方案的结构中，通过位于所述栅极结构的顶部表面的第一金属层，由于金属选择性生长工艺是利用金属钨能够在金属表面生长的特性，因此先在所述栅极结构的顶部表面形成了所述第一金属层，进而能够通过金属选择性生长工艺形成所述第一导电插塞。避免了额外在所述第一开口内形成高阻止的附着层，进而降低了所述第一导电插塞与所述栅极结构之间的接触电阻，使得最终形成的半导体结构的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；第一介质层以及栅极结构，所述栅极结构包括金属栅层，所述栅极结构位于所述衬底上，且所述第一介质层覆盖所述栅极结构的侧壁；位于所述栅极结构的顶部表面的第一金属层；位于所述第一介质层上的第二介质层；位于所述第二介质层内的若干第一开口，所述第一开口暴露出所述第一金属层的部分顶部表面；位于所述第一开口内的第一导电插塞。2.如权利要求1所述半导体结构，其特征在于，还包括：位于所述衬底上的隔离结构，所述隔离结构还位于相邻的所述栅极结构之间，且所述隔离结构的顶部表面高于所述栅极结构的顶部表面。3.如权利要求1所述半导体结构，其特征在于，所述第一金属层的材料包括：钨、钴或钌。4.如权利要求1所述半导体结构，其特征在于，还包括：位于所述栅极结构两侧的衬底内的若干源漏掺杂层，所述第一介质层覆盖所述源漏掺杂层。5.如权利要求4所述半导体结构，其特征在于，还包括：位于所述第一介质层和所述第一金属层上的第三介质层，所述第二介质层位于所述第三介质层上；位于所述第一介质层和所述第三介质层内的第二金属层，所述第二金属层连接若干所述源漏掺杂层。6.如权利要求5所述半导体结构，其特征在于，所述第二金属层的材料包括：钨、钴或钌。7.如权利要求5所述半导体结构，其特征在于，还包括：位于所述第二介质层内的若干第二开口，所述第二开口暴露出所述第二金属层的部分顶部表面。8.如权利要求7所述半导体结构，其特征在于，还包括：位于所述第二开口内的第二导电插塞。9.如权利要求8所述半导体结构，其特征在于，所述第一导电插塞的材料包括：钨；所述第二导电插塞的材料包括：钨。10.如权利要求1所述半导体结构，其特征在于，所述衬底包括：基底以及位于所述基底上的若干相互分立的鳍部，所述栅极结构横跨所述鳍部。11.如权利要求10所述半导体结构，其特征在于，还包括：位于所述衬底上的隔离层，所述隔离层覆盖所述鳍部的部分侧壁，且所述隔离层的顶部表面低于所述鳍部的顶部表面。12.一种半导体结构的形成方法，其特征在于，包括：提供衬底；形成第一介质层以及栅极结构，所述栅极结构包括金属栅层，所述栅极结构位于所述衬底上，且所述第一介质层覆盖所述栅极结构的侧壁；在所述栅极结构的顶部表面形成第一金属层；在所述第一介质层上形成第二介质层；在所述第二介质层内形成若干第一开口，所述第一开口暴露出所述第一金属层的部分顶部表面；
采用金属选择性生长工艺在所述第一开口内形成第一导电插塞。13.如权利要求12所述半导体结构的形成方法，其特征在于，还包括：在所述衬底上形成隔离结构，所述隔离结构位于相邻的所述栅极结构之间，且所述隔离结构的顶部表面高于所述栅极结构的顶部表面。14.如权利要求13所述半导体结构的形成方法，其特征在于，所述栅极结构和所述隔离结构的方法包括：在所述衬底上形成栅极材料膜；在所述栅极材料膜内形成隔离开口，形成若干条初始栅极结构；在所述隔离开口内形成隔离结构，所述隔离结构的顶部表面齐平于所述初始栅极结构的顶部表面；去除部分所述初始栅极结构，形成所述栅极结构，所述栅极结构的顶部表面低于所述隔离结构的顶部表面。15.如权利要求13所述半导体结构的形成方法，其特征在于，在所述栅极结构的顶部表面形成第一金属层的方...

【专利技术属性】
技术研发人员：陈建，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：