一种集成双向TVS二极管功率器件芯片的制作方法技术

本发明专利技术涉及半导体器件制造技术领域，公开了一种集成双向TVS二极管功率器件芯片的制作方法，S1：在N型单晶圆片蚀刻沟槽；S2：在整个芯片表面生长一层栅氧化层；S3：沉积N型多晶硅并蚀刻；S4：做P阱注入并退火；S5：做N+阱注入并退火；S6：沉积一层绝缘层；S7：芯片表面开接触孔、镀金属层做电极；S8：芯片正面栅pad开接触孔区域做P阱注入、退火，制作双向TVS二极管；S9：背面做减薄，离子注入，镀金属层作为集电极。本发明专利技术通过在门极区域集成双向TVS二极管，钳制高出阈值的门极电压，从而保护门极；且流片过程中，不用额外增加光罩，制作简单，可靠性高。可靠性高。可靠性高。

【技术实现步骤摘要】
一种集成双向TVS二极管功率器件芯片的制作方法


[0001]本专利技术涉及半导体器件制造
，具体为一种集成双向TVS二极管功率器件芯片的制作方法。

技术介绍

[0002]传统的功率器件芯片，比如IGBT、MOS，门（栅）极抗电压冲击能力比较弱，几十伏的电压就可以使其击穿，导致芯片失效。TVS二极管能抑制超过其崩溃电压的过高电压，从而保护与其并联的电子器件。本专利技术提供了一种集成双向TVS二极管功率器件芯片的制作方法，解决了门极抗电压冲击能力弱的缺点，使功率器件芯片在封装、运输、使用过程中，得到有效保护。

技术实现思路

[0003]本专利技术的目的在于提供一种集成双向TVS二极管功率器件芯片的制作方法，以解决上述
技术介绍
中提出的门极抗电压冲击能力较弱的缺点问题，且流片过程中，不用增加光罩，制作简单，可靠性高。
[0004]为实现上述目的，本专利技术提供如下技术方案：一种集成双向TVS二极管功率器件芯片的制作方法，以IGBT为例，包括如下步骤：S1：在N型单晶圆片蚀刻沟槽；S2：在整个芯片表面生长一层栅氧化层；S3：沉积N型多晶硅并蚀刻；S4：做P阱注入并退火；S5：做N+阱注入并退火；S6：沉积一层绝缘层；S7：芯片表面开接触孔、镀金属层做电极；S8：芯片正面栅pad开接触孔区域做P阱注入、退火，制作双向TVS二极管；S9：背面做减薄，离子注入，镀金属层作为集电极。
[0005]优选的，S1中，在N型单晶圆片的硅衬底的表面上形成掩膜，穿过掩膜朝向硅衬底的内部蚀刻成沟槽；掩膜为氮化硅层或二氧化硅层；对于氮化硅层为掩膜时，湿法腐蚀使用的腐蚀液为磷酸；二氧化硅层为掩膜时，所述湿法腐蚀使用的腐蚀液为氢氟酸的水溶液；所选N型单晶硅片厚度300~600μm，掺杂浓度10
13
~10
14
个/cm3；刻蚀单胞沟槽的深度5μm，直径1μm。
[0006]优选的，S2中，在沟槽内壁、底部及整个芯片表面生长一层栅氧化层，栅氧化层氧化温度为1000~1200摄氏度，栅氧化层的厚度为800~1000埃。
[0007]优选的，S3中，在沟槽内沉积N型多晶硅层，沉积温度800~1000摄氏度。沉积的N型多晶硅层作为双向TVS二极管的衬底。之后刻蚀去掉多余的多晶硅层。
[0008]优选的，S4中，在芯片内注入P型杂质并推结形成半导体的P阱区；离子注入能量
300~600kev，注入剂量1012~10
14
个/cm2，退火温度为950~1200摄氏度，退火时间40~60分钟。
[0009]优选的，S5中，对形成有P阱的衬底上进行N型杂质源注入并光刻后推结形成N+阱；离子注入能量300~600kev，注入剂量10
12
~10
14
个/cm2，退火温度为950~1200摄氏度，退火时间40~60分钟。
[0010]优选的，S6中，低压淀积氧化硅(LPTEOS)沉积：在硅片表面沉积一层绝缘层（ILD）。
[0011]优选的，S7中，表面开接触孔、镀金属层做电极，金属层包括电镀金属层和溅射金属层。
[0012]优选的，S8中，在芯片正面栅pad区域开接触孔，未开孔区域作为金属掩膜，进行离子注入，并采用氟气进行退火，形成P阱区，之后制作SiN钝化层。
[0013]优选的，S9中，在芯片背面做减薄，减薄后芯片厚度110~130μm；注入N型杂质制作场截止FS层，离子注入能量300~600kev，注入剂量10
12
~10
15
个/cm2；注入P型杂质制作P+集电极，离子注入能量50~150kev，注入剂量10
12
~10
15
个/cm2；淀积金属制作集电极，金属层材料为Al/Ti/Ni/Ag。
[0014]与现有技术相比，本专利技术的有益效果是：本专利技术通过在芯片流片过程中，在门极集成双向TVS二极管，双向TVS二极管可以钳制高出设定值的门极电压，从而保护门极；流片过程中，不用增加光罩，制作简单，可靠性高。
附图说明
[0015]图1为本专利技术S1中沟槽示意图；图2为本专利技术S2中栅氧化层示意图；图3为本专利技术S3中多晶硅示意图；图4为本专利技术S4中P阱示意图；图5为本专利技术S5中N+阱示意图；图6为本专利技术S6中绝缘层示意图图7为本专利技术S7中金属层示意图；图8为本专利技术S8中双向TVS示意图；图9为本专利技术S9中集电极示意图；图10为本专利技术制作完成后，芯片电路示意图；图11为本专利技术工艺流程图。
具体实施方式
[0016]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。
[0017]请参阅图1
‑
图4，本专利技术提供一种技术方案：一种集成双向TVS二极管功率器件芯片的制作方法，解决了门极抗电压冲击能力较弱的缺点，具有可靠性高、制作简单等优点，可用于IGBT、MOS等芯片的制作，本专利以IGBT为例说明。
[0018]本专利技术解决其技术问题所采用的技术方案是：芯片流片过程中，在门极集成双向TVS二极管，双向TVS二极管可以钳制高出设定值的门极电压，从而保护门极。
[0019]包括如下步骤：S1中，在N型单晶圆片的硅衬底的表面上形成掩膜，穿过掩膜朝向硅衬底的内部蚀刻成沟槽；掩膜为氮化硅层或二氧化硅层；对于氮化硅层为掩膜时，湿法腐蚀使用的腐蚀液为磷酸；二氧化硅层为掩膜时，所述湿法腐蚀使用的腐蚀液为氢氟酸的水溶液；所选N型单晶硅片厚度300~600μm，掺杂浓度10
13
~10
14
个/cm3；刻蚀单胞沟槽的深度5μm，直径1μm。
[0020]S2中，在沟槽内壁、底部及整个芯片表面生长一层栅氧化层，栅氧化层氧化温度为1000~1200摄氏度，栅氧化层的厚度为800~1000埃。
[0021]S3中，在沟槽内沉积N型多晶硅层，沉积温度800~1000摄氏度。沉积的N型多晶硅层作为双向TVS二极管的衬底。之后刻蚀去掉多余的多晶硅层。
[0022]S4中，在芯片内注入P型杂质并推结形成半导体的P阱区；离子注入能量300~600kev，注入剂量1012~10
14
个/cm2，退火温度为950~1200摄氏度，退火时间40~60分钟。
[0023]S5中，对形成有P阱的衬底上进行N型杂质源注入并光刻后推结形成N+阱；离子注入能量300~600kev，注入剂量10
12
~10
14
个/cm2，退火温度为950~1200摄氏度，退火时间40~60分钟。
[0024]S6中，低压淀积氧化硅(LPTEOS)沉积：在硅片表面沉积一层绝缘层（ILD）。
[0025]S7中，表面开接触孔、镀金属层做电极，金属层包括电镀金属层和溅射金属层。
[0026]S8中，在芯片正面栅pad区本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成双向TVS二极管功率器件芯片的制作方法，其特征在于：包括如下步骤：S1：在N型单晶圆片蚀刻沟槽；S2：在整个芯片表面生长一层栅氧化层；S3：沉积N型多晶硅并蚀刻；S4：做P阱注入并退火；S5：做N+阱注入并退火；S6：沉积一层绝缘层；S7：芯片表面开接触孔、镀金属层做电极；S8：芯片正面栅pad开接触孔区域做P阱注入，制作双向TVS二极管；S9：背面做减薄，离子注入，镀金属层作为集电极。2.根据权利要求1所述的一种集成双向TVS二极管功率器件芯片的制作方法，其特征在于：S1中，在N型单晶圆片的硅衬底的表面上形成掩膜，穿过掩膜朝向硅衬底的内部蚀刻成沟槽；掩膜为氮化硅层或二氧化硅层；对于氮化硅层为掩膜时，湿法腐蚀使用的腐蚀液为磷酸；二氧化硅层为掩膜时，所述湿法腐蚀使用的腐蚀液为氢氟酸的水溶液；所选N型单晶硅片厚度300~600μm，掺杂浓度10
13
~10
14
个/cm3；刻蚀单胞沟槽的深度5μm，直径1μm。3.根据权利要求1所述的一种集成双向TVS二极管功率器件芯片的制作方法，其特征在于：S2中，在沟槽内壁、底部及整个芯片表面生长一层栅氧化层，栅氧化层氧化温度为1000~1200摄氏度，栅氧化层的厚度为800~1000埃。4.根据权利要求1所述的一种集成双向TVS二极管功率器件芯片的制作方法，其特征在于：S3中，在沟槽内沉积N型多晶硅层，沉积温度800~1000摄氏度，沉积的N型多晶硅层作为双向TVS二极管的衬底，之后刻蚀去掉多余的多晶硅层。5.根据权利要求1所述的一种集成双向TVS二极管功率器件芯片的制作方法，其特征在于：S4中，在芯片内注入P型杂质并推结形成半导体的P阱区；离子注入能量300~600kev，注入剂量10
12
...

【专利技术属性】
技术研发人员：翟露青，彭宝刚，李俊贤，
申请(专利权)人：淄博美林电子有限公司，
类型：发明
国别省市：