一种带边沿检测的低延迟异步时钟分频电路制造技术

本发明专利技术公开一种带边沿检测的低延迟异步时钟分频电路，属于电子电路领域。在分频电路的基础上进行设计，对复位信号进行同步处理，能够显著降低分频电路中亚稳态情况产生的概率，避免信号传输中的毛刺和不稳定现象；并通过适当的逻辑电路产生各个触发器的复位信号，对整体分频电路的时序进行合理控制，该结构能够有效地提高系统的稳定性和可靠性。本发明专利技术相较于传统的双触发器同步电路具有更低的延迟时间。经分析，传统电路结构的延迟时间至少2个时钟周期。该电路同时在时钟的上升沿和下降沿做同步检测，能够实现延迟时间最大不超过1个时钟周期。时钟周期。时钟周期。

【技术实现步骤摘要】
一种带边沿检测的低延迟异步时钟分频电路


[0001]本专利技术涉及电子电路
，特别涉及一种带边沿检测的低延迟异步时钟分频电路。

技术介绍

[0002]在数字电路中，如果数据在传输中不满足触发器的建立时间与保持时间，或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间不满足，会导致输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态，Q端会在“0”和“1”之间处于振荡状态，而不是等于数据输入端D的值或有效复位后的数值，不能够提供一个稳定的“0”或“1”的输出，这种状态称为亚稳态。
[0003]图1是D触发器异步复位信号释放时出现亚稳态的时序图。如果异步复位信号的撤销时间在Trecovery（恢复时间，是指在时钟有效沿到来之前，复位信号保持有效电平的最短时间）和Tremoval（移除时间，是指在时钟有效沿来临之后，异步复位信号需要继续保持有效电平的最短时间）之内，那势必造成亚稳态的产生，输出在时钟边沿的Tco（时钟到输出的规定延迟）后会产生振荡，振荡时间为Tmet（决断时间，亚稳态输出恢复到稳定状态所需的超出Tco的额外时间），本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带边沿检测的低延迟异步时钟分频电路，其特征在于，包括触发器Q1~Q5、或非门NR1和NR2、或门OR1、反相器INV1和选择器MUX1；其中，触发器Q1的输入D端同时连接异步复位信号RN和触发器Q3的输入D端，输出Q端连接触发器Q2的输入D端，时钟端连接反相器INV1的输出端和触发器Q4的时钟端；触发器Q2的输出Q端连接选择器MUX1的S0端，时钟端同时连接触发器Q3的时钟端和高速时钟信号CLK_IN；触发器Q3的输出Q端连接触发器Q4的输入D端，触发器Q4的输出Q端连接选择器MUX1的S1端；或非门NR1的输出端同时连接触发器Q1的RN端和触发器Q2的RN端，第一输入端连接选择器MUX1的S1端，第二输入端连接使能信号；或非门NR2的输出端同时连接触发...

【专利技术属性】
技术研发人员：吴旭凡，董业民，张振伟，
申请(专利权)人：上海芯炽科技集团有限公司，
类型：发明
国别省市：