半导体结构及其形成方法技术

一种半导体结构及其形成方法，包括：提供衬底；在衬底上形成若干相互分立初始第一伪栅结构和初始第二伪栅结构；在衬底上、初始第一伪栅结构的侧壁和顶部表面、以及初始第二伪栅结构的侧壁和顶部表面形成初始停止层；在衬底上形成初始第一填充层；刻蚀暴露出的初始停止层，形成停止层和第一填充层，且各向异性刻蚀工艺对初始停止层的刻蚀速率大于对初始第一填充层的刻蚀速率。通过各向异性刻蚀工艺能够保证停止层的顶部表面低于第一掩膜层和第二掩膜层的同时，位于第一区上的第一填充层不会被完全去除，进而避免各向异性刻蚀工艺对形成在第一区内的第一源漏掺杂层造成损伤，进而提升最终形成的半导体结构的性能。升最终形成的半导体结构的性能。升最终形成的半导体结构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，后栅极(gate last)工艺为形成金属栅极的一个主要工艺。
[0003]然而，现有技术在后栅工艺的过程中仍存在诸多问题。

技术实现思路

[0004]本专利技术解决的技术问题是提供一种半导体结构及其形成方法，能够有效的提升最终形成的半导体结构的性能。
[0005]为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括沿第一方向排布的第一区和第二区；在所述第一区上形成若干相互分立初始第一伪栅结构，相邻的所述初始第一伪栅结构之间沿所述第一方向具有第一尺寸，所述初始第一伪栅结构包括第一伪栅层、以及位于所述第一伪栅层上的第一掩膜层；在所述第二区上形成若干相互分立初始第二伪栅结构，相邻的所述初始第二伪栅结构之间沿所述第一方向具有第二尺寸，所述第二尺寸小于所述第一尺寸，所述初始第二伪栅结构包括第二伪栅层、以及位于所述第二伪栅层上的第二掩膜层；在所述衬底上、所述初始第一伪栅结构的侧壁和顶部表面、以及所述初始第二伪栅结构的侧壁和顶部表面形成初始停止层；在所述衬底上形成初始第一填充层；以所述初始第一填充层为掩膜，采用各向异性刻蚀工艺刻蚀暴露出的所述初始停止层，形成停止层和第一填充层，所述停止层和所述第一填充层的顶部表面低于所述第一掩膜层和所述第二掩膜层的顶部表面，且所述各向异性刻蚀工艺对所述初始停止层的刻蚀速率大于对所述初始第一填充层的刻蚀速率。
[0006]可选的，所述初始第一填充层的形成方法包括：在所述衬底上、初始第一伪栅结构上以及初始第二伪栅结构上形成填充层材料层；去除位于所述初始第一伪栅结构上和所述初始第二伪栅结构上的填充材料层，形成所述初始第一填充层。
[0007]可选的，去除位于所述初始第一伪栅结构上和所述初始第二伪栅结构上的填充材料层的工艺包括：干法刻蚀工艺。
[0008]可选的，所述填充材料层的形成工艺包括流体化学气相沉积工艺。
[0009]可选的，所述初始停止层的形成工艺包括原子层沉积工艺。
[0010]可选的，所述各向异性刻蚀工艺包括湿法刻蚀工艺。
[0011]可选的，所述各向异性刻蚀工艺对所述初始停止层的刻蚀速率与对所述初始第一填充层的刻蚀速率之比大于10:1。
[0012]可选的，所述初始第一伪栅结构还包括：位于所述第一掩膜层上的第一保护层；所述初始第二伪栅结构还包括：位于所述第二掩膜层上的第二保护层。
[0013]可选的，在形成所述停止层之后，还包括：在所述第一填充层上形成第二填充层，所述第二填充层的顶部表面与所述第一掩膜层和所述第二掩膜层的顶部表面齐平。
[0014]可选的，所述第二填充层的形成方法包括：在所述第一填充层上形成初始第二填充层，所述初始第二填充层覆盖所述初始第一伪栅结构和所述初始第二伪栅结构；对所述初始第二填充层进行第一平坦化处理，直至暴露出所述第一掩膜层和所述第二掩膜层的顶部表面为止，形成第二填充层。
[0015]可选的，所述初始第二填充层的形成工艺包括流体化学气相沉积工艺。
[0016]可选的，所述第一填充层和所述第二填充层的材料相同。
[0017]可选的，所述第一填充层的材料包括氧化硅；所述第二填充层的材料包括氧化硅。
[0018]可选的，在所述第一平坦化处理的过程中，还包括：去除所述第一保护层和所述第二保护层。
[0019]可选的，所述第一平坦化处理的工艺包括化学机械研磨工艺。
[0020]可选的，在形成所述第二填充层之后，还包括：去除所述第一伪栅层和所述第一掩膜层，在所述第一填充层和所述第二填充层内形成第一栅极开口；去除所述第二伪栅层和所述第二掩膜层，在所述第一填充层和所述第二填充层内形成第二栅极开口；在所述第一栅极开口和所述第二栅极开口内形成栅极材料层；对所述栅极材料层进行第二平坦化处理，直至暴露出所述停止层为止，形成第一金属栅极结构和第二金属栅极结构。
[0021]可选的，所述第二平坦化处理的工艺包括化学机械研磨工艺。
[0022]可选的，在形成所述初始第一伪栅结构和所述初始第二伪栅结构之后，还包括：在所述初始第一伪栅结构两侧的衬底内形成第一源漏掺杂层；在所述初始第二伪栅结构两侧的衬底内形成第二源漏掺杂层，所述初始停止层位于所述第一源漏掺杂层和所述第二源漏掺杂层的表面。
[0023]可选的，所述衬底包括：基底以及位于所述基底上的若干相互分立的第一鳍部和第二鳍部，所述第一鳍部位于所述第一区，所述第二鳍部位于所述第二区，所述初始第一伪栅结构横跨所述第一鳍部，所述初始第二伪栅结构横跨所述第二鳍部。
[0024]可选的，所述停止层的顶部表面高于所述第一伪栅层和所述第二伪栅层的顶部表面。
[0025]可选的，所述初始第一伪栅结构沿所述第一方向具有第三尺寸；所述初始第二伪栅结构沿所述第一方向具有第四尺寸，所述第四尺寸小于所述第三尺寸。
[0026]相应的，本专利技术的技术方案中还提供了一种半导体结构，包括：衬底，所述衬底包括沿第一方向排布的第一区和第二区，所述第一区上具有第一鳍部，所述第二区上具有第二鳍部；位于所述第一区上的若干相互分立第一栅结构，相邻的所述第一栅结构之间沿所述第一方向具有第一尺寸；位于所述第二区上的若干相互分立第二栅结构，相邻的所述第二栅结构之间沿所述第一方向具有第二尺寸，所述第二尺寸小于所述第一尺寸；位于所述第一栅结构和所述第二栅结构侧壁、所述第一鳍部和所述第二鳍部上、以及所述第一区和所述第二区之间的停止层，其中位于所述第一区和所述第二区之间的停止层的顶部表面低于位于所述第一栅结构和所述第二栅结构侧壁、以及所述第一鳍部和所述第二鳍部上的停止层的顶部表面。
[0027]可选的，所述第一栅结构包括：第一伪栅结构或第一金属栅极结构；所述第二栅结
构包括：第二伪栅结构或第二金属栅极结构。
[0028]与现有技术相比，本专利技术的技术方案具有以下优点：
[0029]本专利技术的技术方案的形成方法中，以所述初始第一填充层为掩膜，采用各向异性刻蚀工艺刻蚀暴露出的所述初始停止层，形成停止层和第一填充层，所述停止层和所述第一填充层的顶部表面低于所述第一掩膜层和所述第二掩膜层的顶部表面，且所述各向异性刻蚀工艺对所述初始停止层的刻蚀速率大于对所述初始第一填充层的刻蚀速率。通过所述各向异性刻蚀工艺能够保证所述停止层的顶部表面低于所述第一掩膜层和所述第二掩膜层的同时，位于所述第一区上的所述第一填充层不会被完全去除，进而避免所述各向异性刻蚀工艺对形成在所述第一区内的第一源漏掺杂层造成损伤，进而提升最终形成的半导体结构的性能。
[0030]进一步，所述第一填充层和所述第二填充层的材料相同。由于所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括沿第一方向排布的第一区和第二区；在所述第一区上形成若干相互分立初始第一伪栅结构，相邻的所述初始第一伪栅结构之间沿所述第一方向具有第一尺寸，所述初始第一伪栅结构包括第一伪栅层、以及位于所述第一伪栅层上的第一掩膜层；在所述第二区上形成若干相互分立初始第二伪栅结构，相邻的所述初始第二伪栅结构之间沿所述第一方向具有第二尺寸，所述第二尺寸小于所述第一尺寸，所述初始第二伪栅结构包括第二伪栅层、以及位于所述第二伪栅层上的第二掩膜层；在所述衬底上、所述初始第一伪栅结构的侧壁和顶部表面、以及所述初始第二伪栅结构的侧壁和顶部表面形成初始停止层；在所述衬底上形成初始第一填充层；以所述初始第一填充层为掩膜，采用各向异性刻蚀工艺刻蚀暴露出的所述初始停止层，形成停止层和第一填充层，所述停止层和所述第一填充层的顶部表面低于所述第一掩膜层和所述第二掩膜层的顶部表面，且所述各向异性刻蚀工艺对所述初始停止层的刻蚀速率大于对所述初始第一填充层的刻蚀速率。2.如权利要求1所述半导体结构的形成方法，其特征在于，所述初始第一填充层的形成方法包括：在所述衬底上、初始第一伪栅结构上以及初始第二伪栅结构上形成填充层材料层；去除位于所述初始第一伪栅结构上和所述初始第二伪栅结构上的填充材料层，形成所述初始第一填充层。3.如权利要求2所述半导体结构的形成方法，其特征在于，去除位于所述初始第一伪栅结构上和所述初始第二伪栅结构上的填充材料层的工艺包括：干法刻蚀工艺。4.如权利要求2所述半导体结构的形成方法，其特征在于，所述填充材料层的形成工艺包括流体化学气相沉积工艺。5.如权利要求1所述半导体结构的形成方法，其特征在于，所述初始停止层的形成工艺包括原子层沉积工艺。6.如权利要求1所述半导体结构的形成方法，其特征在于，所述各向异性刻蚀工艺包括湿法刻蚀工艺。7.如权利要求1所述半导体结构的形成方法，其特征在于，所述各向异性刻蚀工艺对所述初始停止层的刻蚀速率与对所述初始第一填充层的刻蚀速率之比大于10:1。8.如权利要求1所述半导体结构的形成方法，其特征在于，所述初始第一伪栅结构还包括：位于所述第一掩膜层上的第一保护层；所述初始第二伪栅结构还包括：位于所述第二掩膜层上的第二保护层。9.如权利要求8所述半导体结构的形成方法，其特征在于，在形成所述停止层之后，还包括：在所述第一填充层上形成第二填充层，所述第二填充层的顶部表面与所述第一掩膜层和所述第二掩膜层的顶部表面齐平。10.如权利要求9所述半导体结构的形成方法，其特征在于，所述第二填充层的形成方法包括：在所述第一填充层上形成初始第二填充层，所述初始第二填充层覆盖所述初始第一伪栅结构和所述初始第二伪栅结构；对所述初始第二填充层进行第一平坦化处理，直至暴露出所述第一掩膜层和所述第二掩膜层的顶部表面为止，形成第二填充层。
11.如权利要求10所述半导体结构的形成方法，其特征在于，所述初始第二填充层的形成工艺包括流体化学气相沉积工艺。12.如权利要求9所述半导体结构的形成方法，其...

【专利技术属性】
技术研发人员：金路，孙鹏，林先军，金懿，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：