【技术实现步骤摘要】
内部电压发生电路以及包括其的半导体存储器设备
[0001]各种实施方式总体上涉及一种内部电压发生电路以及包括其的半导体存储器设备,并且更具体地,涉及一种即使输入具有短的非活动时段的活动信号也能够稳定地生成内部电压的内部电压发生电路以及包括其的半导体存储器设备。
技术介绍
[0002]通常,包括半导体设备和半导体存储器设备的集成电路接收外部电源电压,并且执行各种电路操作。集成电路包括安装在其中的内部电压发生电路,该内部电压发生电路被配置为接收外部电源电压并生成内部电压。集成电路的内部电路实质上基于内部电压执行各种电路操作。因此,对集成电路来说最重要的是生成具有恒定电压电平的内部电压,以便执行稳定的电路操作。
[0003]为了生成具有恒定电压电平的内部电压,采用维德拉型(Widlar
‑
type)内部电压发生电路。即使外部电源电压由于噪声而改变,维德拉型内部电压发生电路也可以生成具有恒定电压电平的内部电压。然而,有了这些优点,维德拉型内部电压发生电路具有若干缺点。
[0004]首先,维德拉型内部电压发生电路在电路设计期间需要相对宽的电路面积。
[0005]维德拉型内部电压发生电路基本上包括用于生成内部电压的电压发生电路和用于控制电压发生电路上的启动操作的启动电路。电压发生电路和启动电路需要相对大的电路面积。在每个平面区域上执行交织操作的半导体存储器设备需要针对每个平面包括维德拉型内部电压发生电路。因此,维德拉型内部电压发生电路在设计半导体存储器设备时是一种负担。
[000 ...
【技术保护点】
【技术特征摘要】
1.一种内部电压发生电路,该内部电压发生电路包括:使能控制电路,所述使能控制电路通过在使能信号被去激活之后将所述使能信号的激活时间点限制到复位时间之后的时间点来生成最终使能信号;启动控制电路,所述启动控制电路在所述复位时间期间执行复位操作,并且基于所述最终使能信号来生成启动信号;参考电压发生电路,所述参考电压发生电路基于所述启动信号来生成参考电压;电流发生电路,所述电流发生电路基于所述参考电压来生成参考电流;以及电压发生电路,所述电压发生电路基于所述参考电流来生成内部电压。2.根据权利要求1所述的内部电压发生电路,其中,所述启动控制电路包括:延迟电路,所述延迟电路将所述最终使能信号延迟预设延迟时间,并且输出经延迟的信号;以及输出电路,所述输出电路基于所述延迟电路的输出信号和所述最终使能信号来输出具有与所述预设延迟时间相对应的脉冲宽度的所述启动信号。3.根据权利要求1所述的内部电压发生电路,其中,所述使能控制电路包括:信号输入电路,所述信号输入电路基于所述使能信号和限制控制信号来生成置位控制信号和复位控制信号;置位/复位操作电路,所述置位/复位操作电路分别基于所述置位控制信号和所述复位控制信号通过置位/复位操作来生成所述最终使能信号;以及信号发生电路,所述信号发生电路基于所述置位/复位操作电路的输出信号来生成所述限制控制信号,所述复位时间被反映在所述限制控制信号中。4.根据权利要求3所述的内部电压发生电路,其中,所述信号发生电路包括:延迟电路,所述延迟电路将所述置位/复位操作电路的输出信号延迟所述复位时间,并且输出延迟信号;以及输出电路,所述输出电路基于所述延迟信号和所述置位/复位操作电路的所述输出信号来输出所述限制控制信号。5.根据权利要求3所述的内部电压发生电路,其中,所述信号发生电路在与所述复位时间相对应的时段中去激活所述限制控制信号。6.根据权利要求1所述的内部电压发生电路,其中,所述电压发生电路包括多个电压发生电路,所述多个电压发生电路基于所述参考电流来生成多个内部电压。7.根据权利要求6所述的内部电压发生电路,其中,所述多个电压发生电路中的每一个基于对应的选择信号将所述参考电流转换为对应的内部电压。8.根据权利要求6所述的内部电压发生电路,其中,所述多个内部电压包括具有不同电压电平的两个或更多个内部电压。9.根据权利要求1所述的内部电压发生电路,其中,所述电流发生电路基于所述参考电压来生成多个参考电流。10.根据权利要求9所述的内部电压发生电路,其中,所述电压发生电路包括多个电压发生电路,所述多个电压发生电路分别生成与所述多个参考电流相对应的多个内部电压,其中,所述多个电压发生电路中的每一个基于对应的选择信号将对应的参考电流转换为对应的内部电压。
11.根据权利要求9所述的内部电压发生电路,其中,所述多个参考电流包括具有不同电流量的两个或...
【专利技术属性】
技术研发人员:郑赞熙,
申请(专利权)人:爱思开海力士有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。