高速外围组件互连（PCIE）接口装置及其操作方法制造方法及图纸

本公开涉及一种高速外围组件互连(PCIe)接口装置，可以包括通道组、命令队列和链路管理器。通道组可以包括第一通道和至少一个或多个第二通道以形成用于与主机通信的链路。命令队列可以存储用于至少一个直接存储器存取(DMA)装置的命令，这些命令基于主机的请求而生成。链路管理器可以响应于检测到命令队列中存储的命令的量小于或等于参考值的事件，将操作模式从第一功率模式改变为功耗小于第一功率模式的功耗的第二功率模式，停用至少一个或多个第二通道，并且向至少一个DMA装置提供低于第一操作时钟的第二操作时钟。于第一操作时钟的第二操作时钟。于第一操作时钟的第二操作时钟。

【技术实现步骤摘要】
高速外围组件互连（PCIE）接口装置及其操作方法
[0001]相关交叉引用
[0002]本专利文件要求于2021年4月13日提交的申请号为 10
‑
2021
‑
0048084的韩国专利申请的优先权和权益，该韩国专利申请通过引用全部并入本文。


[0003]本专利文件中公开的技术和实施方式涉及一种电子装置，并且更具体地，涉及一种PCIe接口装置及其操作方法。

技术介绍

[0004]高速外围组件互连(PCIe)是用于数据通信的串行接口。基于PCIe 的存储装置支持多端口和多功能。基于PCIe的存储装置可以是虚拟化的和非虚拟化的，并且通过一个或多个PCIe功能来实现主机I/O命令的服务质量(QoS)。
[0005]存储装置是指用于基于诸如计算机或智能电话的主机装置的控制来存储数据的电子组件。该存储装置可以包括存储数据的存储器装置和被配置为控制该存储器装置的存储器控制器。存储器装置被划分为易失性存储器装置和非易失性存储器装置。
[0006]易失性存储器装置是只有在供电时才能保持其数据的装置。因此，这种易失性存储器装置在断电的情况下丢失其数据。易失性存储器装置的示例包括静态随机存取存储器(SRAM)和动态随机存取存储器 (DRAM)。
[0007]非易失性存储器装置是即使在断电时也可以保持其数据的装置。非易失性存储器装置的示例包括只读存储器(ROM)、可编程ROM (PROM)、电可编程ROM(EPROM)、电可擦可编程ROM(EEPROM) 和闪速存储器。

技术实现思路

[0008]所公开的技术的各个实施例涉及一种具有改进的功率管理性能的 PCIe接口装置及其操作方法。
[0009]根据本公开的实施例，一种装置可以包括通道组、命令队列和链路管理器。通道组可以包括第一通道和至少一个或多个第二通道以提供通信，每个通道被配置为形成用于与主机通信的链路。命令队列可以存储用于至少一个直接存储器存取(DMA)装置的命令，这些命令基于主机的请求而生成。链路管理器可以响应于检测到命令队列中存储的命令的量小于或等于参考值的事件，将操作模式从第一功率模式改变为功耗小于第一功率模式的功耗的第二功率模式，停用至少一个或多个第二通道，并且向至少一个DMA装置提供低于第一操作时钟的第二操作时钟。
[0010]根据本公开的实施例，一种操作高速外围组件互连(PCIe)接口装置的方法可以包括：响应于第一事件，将操作模式从第一功率模式改变为功耗小于第一功率模式的功耗的第二功率模式，第一事件为基于通过链路与PCIe接口装置通信的主机的请求而生成的、用于至少一个直接存储器存取(DMA)装置的命令的量小于或等于参考值；停用 PCIe接口装置
中包括的至少一个或多个通道，并且向至少一个DMA装置提供低于第一操作时钟的第二操作时钟。
[0011]根据本技术，提供一种具有改进的功率管理性能的PCIe接口装置及其操作方法。
附图说明
[0012]图1是示出基于所公开的技术的实施例的PCIe系统的示图。
[0013]图2是示出参照图1描述的PCIe接口装置中包括的层的示图。
[0014]图3是示出基于所公开的技术的实施例的通道的示图。
[0015]图4A是示出与参照图1描述的链路相关的链路训练状态机(link training&status state machine，LTSSM)的示图。
[0016]图4B是示出参照图4A描述的L1的子状态的示图。
[0017]图5是基于所公开的技术的实施例的PCIe装置的结构和与主机的通信的示图。
[0018]图6是示出参照图5描述的PCIe接口装置的功率管理的示图。
[0019]图7A和图7B是示出基于所公开的技术的实施例的PCIe接口装置的操作的流程图。
具体实施方式
[0020]作为所公开的技术的示例示出实施例的具体结构或功能描述。可以以各种形式来实施所公开的技术的实施例。
[0021]图1是示出基于所公开的技术的实施例的PCIe系统的示图。
[0022]参照图1，第一PCIe系统10可以包括第一PCIe接口装置(即PCIe 接口1)11。第二PCIe系统20可以包括第二PCIe接口装置(即PCIe接口 2)21。
[0023]第一PCIe系统10和第二PCIe系统20可以是支持使用PCIe协议进行通信的电子装置。例如，第一PCIe系统10可以是PC、膝上型计算机或移动计算装置。另外，第二PCIe系统20可以包括扩展卡、扩展板、适配器卡、插卡或附件卡。第二PCIe系统20可以包括印刷电路板(PCB)，该印刷电路板可以插入第一PCIe系统10的主板上的电连接器或扩展槽中，以通过扩展总线向第一PCIe系统10提供附加功能。第二PCIe系统 20可以包括诸如固态驱动器(SSD)、图形卡、网卡或USB卡的存储装置。在另一个实施例中，第一PCIe系统10和第二PCIe系统20可以相反地配置。
[0024]第一PCIe系统10和第二PCIe系统20可以分别使用第一PCIe接口装置11和第二PCIe接口装置21来执行通信。第一PCIe系统10和第二PCIe 系统20可以形成链路并且通过所形成的链路进行通信。第一PCIe系统 10和第二PCIe系统20可以通过链路相互发送和接收数据包。
[0025]图2是示出参照图1描述的PCIe接口装置中包括的层的示图。
[0026]参照图1和图2，PCI接口装置11和21中的每一个可以包括事务层、数据链路层和物理层。物理层可以包括逻辑子块和物理子块。
[0027]事务层可以组合或拆分事务层数据包(TLP)。这里，TLP可以用于处理读取事务和写入事务，即特定事件。
[0028]事务层可以控制基于信用的流。另外，事务层可以支持根据事务类型的各种格式的寻址。例如，事务层可以支持对存储器、输入/输出、配置或消息的寻址。
[0029]事务层可以执行初始化和配置功能。具体地，事务层可以存储由处理器或管理装置生成的链路设置信息。另外，事务层可以存储与在物理层中确定的带宽和频率相关的链路属性。
[0030]事务层可以生成和处理数据包。具体地，可以生成从装置核心请求的TLP，并且可以将接收到的TLP转变为数据有效载荷或状态信息。另外，当事务层支持端到端数据完整性时，事务层可以生成循环冗余码(CRC)并且将CRC更新到TLP的报头。
[0031]事务层可以执行流控制。具体地，事务层可以跟踪链路中TLP的流控制信用。另外，事务层可以通过数据链路层周期性地接收事务信用状态。事务层可以基于流控制信息来控制TLP传输。
[0032]事务层可以管理功率。具体地，事务层可以根据系统软件的指令来管理功率。另外，事务层可以在电源开启的状态下根据硬件的指令来执行自主功率管理。
[0033]事务层可以为特定类别的应用识别虚拟信道机制和流量类别。事务层可以通过本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种装置，包括：通道组，包括第一通道和至少一个或多个第二通道以提供通信，每个通道形成与主机通信的链路；命令队列，存储针对至少一个直接存储器存取装置即至少一个DMA装置的命令，所述命令基于所述主机的请求生成；以及链路管理器，响应于检测到所述命令队列中存储的所述命令的量小于或等于参考值的事件，将操作模式从第一功率模式改变为功耗小于所述第一功率模式的功耗的第二功率模式，停用所述至少一个或多个第二通道，并且向所述至少一个DMA装置提供低于第一操作时钟的第二操作时钟。2.根据权利要求1所述的装置，其中所述链路管理器包括：功率控制器，将所述操作模式从所述第一功率模式改变为所述第二功率模式；时钟控制器，向所述至少一个DMA装置提供所述第二操作时钟，所述第二操作时钟是通过将所述第一操作时钟减少激活通道的数量与所述通道组中包括的通道的总数的比率而获得的；以及链路控制器，控制所述链路状态，使其具有正常链路状态。3.根据权利要求2所述的装置，其中所述功率控制器在所述第二功率模式期间将所述至少一个或多个第二通道设置为第一功率状态，并且将所述第一通道设置为功耗高于所述第一功率状态的功耗的第三功率状态。4.根据权利要求3所述的装置，其中所述功率控制器将所述操作模式从所述第二功率模式改变为功耗小于所述第二功率模式的功耗的第三功率模式，响应于在等于或大于第一参考时间的第一时间段期间所述命令队列为空而引起所述操作模式的改变。5.根据权利要求4所述的装置，其中所述功率控制器在所述第三功率模式期间，将所述第一通道保持为所述第三功率状态并且将所述至少一个或多个第二通道设置为断电状态。6.根据权利要求4所述的装置，其中所述功率控制器将所述操作模式从所述第三功率模式改变为功耗小于所述第三功率模式的功耗的第四功率模式，响应于所述主机允许的等待时间大于参考等待时间而引起所述操作模式的改变。7.根据权利要求6所述的装置，其中所述功率控制器在所述第四功率模式期间，将所述第一通道设置为功耗高于所述第一功率状态的功耗且低于所述第三功率状态的功耗的第二功率状态，并且将所述至少一个或多个第二个通道设置为电源关闭的断电状态。8.根据权利要求6所述的装置，其中所述链路控制器在所述第四功率模式下，将所述链路从所述正常链路状态转变为功耗小于所述正常链路状态的功耗的低功率链路状态。9.根据权利要求4所述的装置，其中所述功率控制器将所述操作模式从所述第三功率模式改变为功耗小于所述第三功率模式的功耗的第五功率模式，响应于在大于所述第一参考时间的第二时间段期间所述命令队列为空而引起所述操作模式的改变。10.根据权利要求9所述的装置，其中所述功率控制器在所述第五功率模式期间，将所述第一通道设置为所述第一功率状态并且将所述至少一个或多个第二通道设置为电源关闭的断电状态。11.根据权利要求9所述的装置，其中所述链路控制器在所述第五功率模式下，将所述链路从所述正常链路状态转变为功耗小于所述正常链路状态的功耗的低功率链路子状态。
12.根据权利要求9所述的装置，其中所述时钟控制器在所述第五功率模式下关闭提供给所述至少一个DMA装置的操作时钟。13.根据权利要求9所述的装置，其中所述功率控制器响应于根据所述主机的请求而生成并且存储在所述命令队列中的新命令，将所述操作模式从所述第五功率模式改变为所述第二功率模式，并且所述链路控制器激活所述至少一个或多个第二通道，并且将所述链路从低...

【专利技术属性】
技术研发人员：全勇泰，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：